La historia del desarrollo de dispositivos lógicos programables a gran escala
El nacimiento del PLD y la etapa de desarrollo del PLD simple
En la década de 1970, la aparición de PROM (ProgrammableReadOnlyMemory) y PLA (ProgrammableLogicArray) programados con fusibles marcó el nacimiento del PLD. Los dispositivos lógicos programables se implementaron por primera vez basándose en circuitos de compuerta programables, la unidad básica de los sistemas electrónicos digitales. Cualquier circuito combinado puede estar compuesto por puertas Y y O, y los circuitos secuenciales se pueden implementar con circuitos combinados más celdas de memoria. Programable y array y/o programable o array.
PROM es un PLD compuesto por una matriz AND fija y una matriz OR programable. Dado que el aumento de las variables de entrada provocará un fuerte aumento en la capacidad de almacenamiento, solo se puede utilizar para programar circuitos combinados simples. PLA se compone de una matriz AND programable y una matriz OR programable, lo que supera el problema del rápido aumento en el tamaño de la PROM con el aumento de las variables de entrada y tiene una alta tasa de utilización. Sin embargo, dado que tanto la matriz AND como la matriz OR son programables, el software. El algoritmo es complejo, el dispositivo se ejecuta lentamente después de la programación y solo se puede aplicar a circuitos lógicos a pequeña escala. Hoy en día, estos dos dispositivos ya no se utilizan en EDA, pero todavía se utilizan PROM como memoria y PLA como tecnología de diseño ASIC totalmente personalizada.
A finales de la década de 1970, AMD mejoró el PLA e introdujo el dispositivo PAL (Programmable Array Logic). Es similar al PLA en que también consta de una matriz y una matriz, pero en los contactos de programación es diferente a PAL. , pero similar a PROM, la matriz OR es fija y solo la matriz es programable. O estructuras de matriz fija y programable, que simplifican el algoritmo de programación y aumentan la velocidad de ejecución, y son adecuadas para circuitos programables de tamaño pequeño y mediano. Sin embargo, para adaptarse a las necesidades de diferentes aplicaciones, la estructura de E/S de salida de PAL también debe cambiar. Hay muchas estructuras de E/S de salida y un método de estructura de E/S de salida tiene un dispositivo PAL, lo que genera inconvenientes para la producción. y uso. Además, los dispositivos PAL generalmente se producen mediante el proceso de fusible y son programables al mismo tiempo. La modificación del circuito requiere reemplazar todo el dispositivo PAL, lo cual es demasiado costoso. Ahora PAL ha sido reemplazado por GAL.
Los dispositivos programables anteriores son todas estructuras programables a término de producto y solo resuelven el problema programable de los circuitos lógicos combinacionales, es necesario agregar pestillos y flip-flops para formar, como PAL plus. El registro de salida puede realizar un circuito secuencial programable. La etapa de desarrollo y madurez del producto PLD con estructura programable a término
A principios de la década de 1980, Lattice comenzó a estudiar un nuevo producto PLD con estructura programable a término. En 1985, se lanzó un dispositivo GAL (Generic Array Logic) mejorado sobre la base de PAL. Por primera vez, los dispositivos GAL utilizan el proceso EEPROM en PLD, que se puede borrar y reprogramar eléctricamente, de modo que las modificaciones en el circuito no requieren el reemplazo de hardware y se pueden aplicar de manera flexible y conveniente, o incluso actualizar.
En términos de estructura de programación, GAL sigue la estructura PAL o matriz fija y programable en matriz, y mejora la estructura de E/S de salida de PAL, agregando la macro celda lógica de salida OLMC (outputLogicMacroCell), OLMC equipada con En una variedad de configuraciones, cada pin de E/S se puede configurar como una salida combinada dedicada, un puerto bidireccional de salida combinado, una salida de registro, un puerto bidireccional de salida de registro, una entrada dedicada y otras funciones, lo que proporciona una gran flexibilidad para el diseño de circuitos. Al mismo tiempo, también resuelve el problema de un tipo de dispositivo para una estructura de E/S de salida de dispositivos PAL, y es universal. Además, los dispositivos GAL están diseñados en base a dispositivos PAL y son compatibles con muchos dispositivos PAL. Un dispositivo GAL puede reemplazar varios dispositivos PAL. Por lo tanto, los dispositivos GAL se utilizan ampliamente en la actualidad, principalmente en programables pequeños y medianos. circuito, y el dispositivo GAL también agrega la función ISP, llamada dispositivo ispGAL.
A mediados de la década de 1980, ALTERA lanzó dispositivos EPLD (ErasablePLD). Los dispositivos EPLD tienen un mayor nivel de integración que los dispositivos GAL. Utilizan tecnología EPROM o tecnología EEPROM y pueden usarse con borrado ultravioleta o eléctrico. para circuitos programables a mayor escala y también se ha utilizado ampliamente en la etapa de desarrollo y madurez de dispositivos programables complejos.
A mediados de la década de 1980, la empresa Xilinx propuso el concepto de programabilidad de campo (Field Programmability) y lo produjo. El primer dispositivo FPGA del mundo es la abreviatura en inglés de Field Programmable Gate Array (Field Programmable Gate Array), que ahora se ha convertido en uno de los dispositivos lógicos programables a gran escala que se utilizan generalmente para grandes categorías de dispositivos. La tecnología SRAM y la estructura de programación es una estructura de tabla de búsqueda programable (LUT). Los dispositivos FPGA se caracterizan por una escala de circuito grande y una configuración flexible, pero SRAM necesita protección contra apagado o reconfiguración después del arranque.
A finales de la década de 1980, Lattice propuso el concepto de programabilidad en el sistema (ISP) y lanzó una serie de dispositivos CPLD con funciones ISP. Esto impulsó el desarrollo de PLD a un nuevo período de desarrollo. CPLD es la abreviatura en inglés de Complex Programmable. Dispositivo lógico. El lanzamiento del dispositivo CPLD por parte de Lattice Company ha creado una nueva era de desarrollo de PLD, es decir, la rápida promoción y desarrollo de dispositivos lógicos programables complejos adoptan la tecnología EEPROM y la estructura de programación se ha ampliado y. mejorado sobre la base de dispositivos GAL, lo que hace que PLD sea más flexible y más ampliamente utilizado.
Actualmente existen dos tipos principales de dispositivos lógicos programables complejos: estructura FPGA y CPLD, después de ingresar a la década de 1990, ambas estructuras se han desarrollado Rápidamente, especialmente los dispositivos FPGA han superado a CPLD y han entrado en una etapa madura. Debido a su gran escala, han ampliado los campos de aplicación de PLD. En la actualidad, el número de puertas lógicas programables ha alcanzado más de decenas de millones. Se pueden integrar muchos módulos funcionales complejos, como núcleos de CPU, núcleos DSP, PLL (Phase Locked Loop), etc., para realizar sistemas programables de un solo chip (sistema en chip programable, SoPC).
Extendido La programabilidad en el sistema (ispXP) es una nueva tecnología programable lanzada por Lattice que combina las mejores características de los procesos E2PROM y SRAM. ispXP incorpora las características únicas de E2PROM. La tecnología de proceso de unidades volátiles y SRAM logra un encendido instantáneo e infinito. reconfigurabilidad en un solo chip La matriz E2PROM distribuida en el dispositivo ispXP almacena la información de configuración del dispositivo cuando el dispositivo está encendido, esta información se pasa a los bits SRAM utilizados para controlar el funcionamiento del dispositivo de manera paralela. Tanto la serie como la serie ispXPLDTMCPLD adoptan la tecnología ispXP.
Ahora, además de los dispositivos programables digitales, los dispositivos programables analógicos también atraen la atención de todos, la compañía Lattice ofrece productos de la serie ispPAC para su selección.