¿Cómo diseñar un módulo PLL para FPGA?

Generar la frecuencia específica que deseas es una cuestión muy sencilla cuando se utiliza una FPGA. Una forma es diseñar usted mismo la multiplicación y división del reloj de entrada. Otro método muy simple es usar el PLL que viene con la FPGA, lo cual se puede hacer en solo unos pocos pasos si personaliza el módulo PLL usando el método de diseño gráfico MegaFunction.

Abra el administrador de complementos MegaWizard, en complementos instalados, expanda E/S y busque el módulo ALTPLL. Si un dispositivo no está seleccionado, puede seleccionarlo en la esquina superior derecha de la ventana. Seleccione el lenguaje de programación para el cual se generará el módulo e ingrese la ruta y el nombre del archivo del módulo que se generará.

El segundo paso es ingresar a la ventana de parámetros de configuración similar a una página web. Puede hacer clic en el enlace de cada paso para saltar al paso correspondiente. Aproximadamente en la esquina superior derecha, puede ver información sobre este módulo ALTPLL. La documentación tiene documentos de referencia como la guía del usuario del módulo, referencia de diseño, etc. También puede generar formas de onda de muestra como referencia.

1. General/Modo: en la columna General, puede configurar el dispositivo, el nivel de velocidad, la frecuencia de entrada y también configurar el PLL en modo LVDS (se requiere soporte del dispositivo). Establezca el tipo de PLL en Tipo de PLL (afecta el modo de compensación).

2. (Escanear/Bloquear) Configure la señal de control PLL.

3. Biblioteca de simulación (Biblioteca de simulación) Seleccione la biblioteca utilizada en la simulación.

4. En Resumen se puede ver el archivo que se va a generar.

El módulo ALTPLL de MegaFunction en realidad usa este código para implementar el PLL llamando al módulo PLL en la biblioteca altera_mf. Puede abrir el archivo .vhd generado para ver estas llamadas.