Forma de embalaje específica

1. BGA (Ball Grid Array)

Ball Grid Array (BGA) es un tipo de paquete de montaje en superficie. En la parte posterior de la placa de circuito impreso, se forma una protuberancia esférica a modo de visualización para reemplazar el pin, y luego el chip LSI se ensambla en la parte frontal de la placa de circuito impreso y se sella con resina de moldeo o método de encapsulado. También se le conoce como portador de matriz de puntos (PAC) convexo. Puede tener más de 200 pines y es un paquete para LSI multipin.

El paquete también se puede hacer más pequeño que QFP (Quad Flat Pack). Por ejemplo, un BGA de 360 ​​pines con centros de pines de 1,5 mm tiene solo 31 mm cuadrados, mientras que un QFP de 304 pines con centros de pines de 0,5 mm tiene 40 mm cuadrados. Y BGA no necesita preocuparse por el problema de deformación del pin de QFP.

Este tipo de embalaje fue desarrollado por Motorola en Estados Unidos. Se utilizó por primera vez en teléfonos portátiles y otros dispositivos, y puede llegar a ser popular en computadoras personales en Estados Unidos en el futuro. Inicialmente, el BGA tenía una distancia entre centros de pines (protuberancias) de 1,5 mm y un número de pines de 225.

Algunos fabricantes de LSI están desarrollando BGA de 500 pines.

El problema con BGA es la inspección visual después del reflujo. No está claro si existe un método eficaz para la inspección visual. Algunas personas creen que debido a la gran distancia entre centros de la soldadura, se puede ver que la conexión es muy estable, por lo que solo se puede manejar mediante una inspección funcional.

Motorola USA se refiere a los paquetes sellados con resina de moldeo como OMPAC y a los paquetes sellados mediante métodos de encapsulado como

GPAC (consulte OMPAC y GPAC).

2. BQFP (Paquete plano cuádruple con búfer)

Paquete plano de cuatro lados con búfer. Como uno de los paquetes QFP, se proporcionan protuberancias (almohadillas acolchadas) en las cuatro esquinas del paquete para evitar que los pasadores se doblen y deformen durante el transporte. Este tipo de embalaje lo utilizan los fabricantes de semiconductores estadounidenses en circuitos como microprocesadores y ASIC

. La distancia entre centros de pines es de 0,635 mm y el número de pines varía de 84 a aproximadamente 196 (consulte QFP).

3. Matriz de rejilla de pines a tope (BJPGA)

Un alias para PGA de montaje en superficie (consulte PGA de montaje en superficie).

4. C- (cerámica)

El símbolo que representa el embalaje cerámico. Por ejemplo, CDIP significa Ceramic DIP, un símbolo que se utiliza con frecuencia en la práctica.

5. Cerdip

Un paquete de doble línea cerámico sellado con vidrio utilizado en circuitos como ECL RAM y DSP (procesador de señal digital). Cerdip con

ventana de vidrio para EPROM de curado UV y circuitos de microcomputador con EPROM interna. La distancia entre el centro de los pines

es de 2,54 mm y el número de pines varía de 8 a 42. En Japón, este paquete se llama DIP-G (G significa paquete de vidrio). 6. Cerquad

Uno de los paquetes de montaje en superficie, es decir, el QFP cerámico sellado debajo, que se utiliza para empaquetar circuitos lógicos LSI, como DSP. Cerquad con puertos de ventana

se utilizan para empaquetar circuitos EPROM. Tiene un mejor rendimiento térmico que el QFP de plástico y puede admitir de 1,5 a 2 W de potencia en condiciones de refrigeración por aire natural. Sin embargo, su costo de embalaje es de 3 a 5 veces mayor que el del QFP de plástico. Las distancias entre centros de pines incluyen 1,27 mm, 0,8 mm, 0,65 mm, 0,5 mm,

0,4 mm y otras especificaciones. El número de pines varía de 32 a 368 pines.

7. CLCC (portador de chips con plomo de cerámica)

El portador de chips con plomo de cerámica es uno de los paquetes de montaje en superficie con pines. Los pines salen de los cuatro lados del paquete. En forma de T.

Los paquetes de ventana se utilizan para empaquetar EPROM borrables por rayos UV y circuitos de microcomputadoras con EPROM. Este paquete también se conoce como

QFJ, QFJ-G (ver QFJ).

8. COB (chip a bordo)

El empaque de chip a bordo es un tipo de tecnología de montaje de chip desnudo. El chip semiconductor se monta en la placa de circuito impreso y el chip. La conexión eléctrica de la placa base se realiza mediante el método de costura de alambre, y la conexión eléctrica entre el chip y el sustrato se realiza mediante el método de costura de alambre y se cubre con una cubierta de resina para garantizar la confiabilidad. fiabilidad. Aunque COB es la tecnología de colocación de chip desnudo más simple, su densidad es mucho menor que la de las tecnologías de soldadura TAB y flip chip.

9. DFP (paquete plano doble)

Paquete plano con pasador de doble cara. Es un alias de SOP (ver SOP). Este nombre solía existir, pero prácticamente ya no se utiliza.

10. DIC (paquete cerámico dual en línea)

Otro nombre para DIP (sello de vidrio) cerámico (ver DIP). 11. DIL (doble en línea)

Otro nombre para DIP (ver DIP). Los fabricantes europeos de semiconductores utilizan este nombre.

12. DIP (paquete dual en línea)

Paquete dual en línea. En uno de los paquetes enchufables, las clavijas salen de ambos lados del paquete. Los materiales de embalaje son plástico y cerámica.

DIP es el paquete de complemento más popular y su rango de aplicaciones incluye circuitos integrados lógicos estándar, memoria LSI, circuitos de microcomputadoras, etc.

La distancia entre centros de los pasadores es de 2,54 mm y el número de pasadores varía de 6 a 64. El ancho del paquete suele ser de 15,2 mm, y algunos paquetes con anchos de 7,52 mm

y 10,16 mm se denominan DIP delgado y DIP delgado (DIP estrecho) respectivamente.

Además, los DIP cerámicos sellados con vidrio de bajo punto de fusión se denominan cerdips (ver cerdip).

13. DSO (dual small out-lint)

Paquete de contorno pequeño con pasador de doble cara, también conocido como SOP (ver SOP). Algunos fabricantes de semiconductores utilizan este nombre.

14. DICP (Paquete portador de cinta doble)

Paquete portador de pasadores de doble cara. Uno de TCP (Embalaje portador de cinta). Los pasadores están hechos con cinta aislante y salen de ambos lados del paquete. La forma del paquete es muy fina gracias a la tecnología TAB (Taping Automatic Bonding). Se utilizan comúnmente en LSI de controladores LCD, pero la mayoría son productos personalizados.

Además, también se encuentra en etapa de desarrollo un paquete de folletos LSI con memoria de 0,5 mm de espesor. En Japón, se denomina estándar DTP DICP según EIAJ (Electronics and Machinery Industries of Japan).

15. DIP (paquete portador de cinta dual)

Igual que el anterior. Estándar de nomenclatura DTCP de la Asociación de Industrias de Maquinaria Electrónica de Japón (ver DTCP). 16. FP (paquete plano)

Paquete plano. Alias ​​QFP o SOP (ver QFP y SOP). Algunos fabricantes de semiconductores

utilizan este nombre.

17. Voltear chip

Voltear chip. Una de las tecnologías de empaquetado de chips simples: se fabrican protuberancias metálicas en el área del electrodo del chip LSI y luego las protuberancias metálicas se sueldan a presión al área del electrodo en el sustrato impreso. El área ocupada por el paquete es básicamente la misma que el tamaño del chip. Es la más pequeña y delgada de todas las tecnologías de embalaje

.

Sin embargo, si el coeficiente de expansión térmica del sustrato es diferente al del chip LSI, se producirá una reacción en la conexión, afectando la confiabilidad de la conexión.

Por lo tanto, es necesario reforzar el chip LSI con resina y utilizar un material de sustrato con sustancialmente el mismo coeficiente de expansión térmica.

18. FQFP (paquete plano cuádruple de paso fino)

QFP de distancia entre centros de pasador pequeño. QFP que normalmente conducen a centros de pines de menos de 0,65 mm (consulte QFP). Algunos fabricantes de conductores

utilizan este nombre.

19. CPAC (Come Pad Array Carrier)

alias BGA de Motorola (ver BGA).

20. CQFP (envase plano de cuatro lados con anillo protector)

Envase plano de cuatro lados con anillo protector. Es un tipo de QFP de plástico con los pasadores enmascarados con un anillo protector de resina para evitar flexiones y deformaciones.

Antes de ensamblar el LSI en el sustrato impreso, se cortan las clavijas del anillo protector y se les da forma de ala de gaviota (forma de L). Este paquete

ha sido producido en masa por Motorola de los Estados Unidos. La distancia entre centros de los pasadores es de 0,5 mm y el número máximo de pasadores es de aproximadamente 208. 21. H- (con disipador de calor)

Indica la marca con disipador de calor. Por ejemplo, HSOP significa SOP con disipador de calor.

22. Matriz de rejilla de pines (tipo de montaje en superficie)

PGA de montaje en superficie, generalmente PGA es un paquete de caja con una longitud de pin de aproximadamente 3,4 mm. Los sustratos empaquetados incluyen sustratos cerámicos multicapa y sustratos impresos con epoxi de vidrio. Se han utilizado sustratos cerámicos multicapa para producir envases.

23. JLCC (portador de chip de plomo en forma de J)

Portador de chip de plomo en forma de J. Sinónimos de CLCC con ventanas y cerámica con ventanas QFJ (ver CLCC y QFJ). Nombre utilizado por algunos fabricantes de semiconductores.

24. LCC (portador de chip sin plomo)

Portador de chip sin plomo. Se refiere a un paquete de montaje en superficie con solo contactos de electrodos en los cuatro lados del sustrato cerámico y sin cables. Es un paquete para circuitos integrados de alta velocidad y alta frecuencia, también conocido como QFN cerámico o QFN-C (ver QFN).

25. LGA (Grid Array)

Paquete de visualización de contactos. Es decir, en la superficie inferior se forma un paquete de contacto de electrodo color canela en un estado de matriz. Se puede enchufar a una toma de corriente cuando está ensamblado. Ahora

Prácticos son los LGA cerámicos de 227 contactos (distancia entre centros 1,27 mm) y 447 contactos (distancia entre centros 2,54 mm), utilizados para circuitos lógicos de alta velocidad

LSI.

LGA puede acomodar más pines de entrada y salida en un paquete más pequeño que QFP. Además, también es ideal para LSI de alta velocidad debido a su baja impedancia.

. Sin embargo, los casquillos siguen estando en gran medida sin uso debido a la complejidad y el alto coste de fabricación de los casquillos.

Se espera que la demanda de enchufes aumente en el futuro. 26. LOC (Lead on chip)

El empaque de plomo en chip es una de las tecnologías de empaque de LSI. El extremo frontal del marco de plomo está ubicado sobre la estructura del chip, creando una protuberancia cerca del centro del chip.

Uniones soldadas, con puntadas de plomo para realizar conexiones eléctricas. En comparación con las estructuras convencionales en las que el marco principal está cerca del lateral del chip, el chip puede acomodarse en un paquete del mismo tamaño, aproximadamente 1 mm de ancho.

27.LQFP (paquete plano cuádruple de perfil bajo)

QFP delgado se refiere a un QFP con un espesor de paquete de 1,4 mm. Es un nuevo QFP formulado por la Asociación de Fabricantes de Electrónica de Japón.

El nombre utilizado para el factor de forma.

28.L-QUAD

QFP Cerámico. El sustrato del paquete está hecho de nitruro de aluminio, que tiene una conductividad térmica base de 7 a 8 veces mayor que la del óxido de aluminio, lo que resulta en una mejor disipación del calor.

El marco del embalaje está hecho de óxido de aluminio y el chip se sella mediante encapsulado, lo que reduce los costes.

Este paquete fue desarrollado específicamente para lógica LSI y puede acomodar energía W3 en condiciones de enfriamiento de aire natural. Se desarrollaron paquetes de 208 pines (paso central de 0,5 mm) y 160 pines (paso central de 0,65 mm) para lógica LSI y la producción en masa comenzó en octubre de 1993.

29. MCM (Módulo multichip)

Componentes multichip. Un método de empaquetado que ensambla múltiples chips semiconductores desnudos sobre un sustrato de cableado. Según el material del sustrato, se puede dividir en tres categorías: MCM-L, MCM-C y MCM-D.

MCM-L es un componente que utiliza sustratos impresos multicapa de epoxi de vidrio común. La densidad del cableado no es alta y el costo es bajo.

MCM-C es un componente que utiliza tecnología de película gruesa para formar cableado multicapa. Su sustrato es cerámico (alúmina o vitrocerámica), similar al uso de

multi-. Capa de sustratos cerámicos y circuitos integrados híbridos de película gruesa. No hay una diferencia significativa entre los dos.

MCM-D es un componente que utiliza cerámica (óxido de aluminio o nitruro de aluminio) o silicio o aluminio como base para formar cableado multicapa mediante tecnología de película delgada.

Entre estos tres componentes, la densidad de cableado es la más alta, pero el coste también es mayor.

30. MFP (Micro Flat Package)

Paquete plano pequeño. Nombre alternativo para POE o POES de plástico (ver POES y POES). Algunos fabricantes de semiconductores utilizan este nombre. 31. MQFP (Metric Quad Flat Pack)

QFP está clasificado según los estándares JEDEC (Joint Electronics Equipment Council). El QFP estándar (ver QFP) tiene una distancia de centro a centro de

0,65 mm y un grosor de cuerpo de 3,8 mm a 2,0 mm.

32. MQUAD (cuadrilátero de metal)

Un paquete QFP desarrollado por Olin Corporation de Estados Unidos. La placa base y la tapa están hechas de aluminio y selladas con adhesivo. En condiciones de refrigeración natural por aire

su potencia puede alcanzar entre 2,5W y 2,8W. El producto comenzó a producirse en 1993 y se produce bajo licencia de Shinko Electric Industrial Co., Ltd de Japón.

33. MSP (Paquete Mini Square)

Un alias de QFI (ver QFI), en las primeras etapas de desarrollo, se llamaba principalmente MSP. QFI es el nombre especificado por la Asociación de Industrias de Maquinaria Eléctrica de Japón.

34. OPMAC (portador de matriz de almohadillas sobremoldeadas)

Soporte de pantalla protectora sellada con resina moldeada. Nombre adoptado por Motorola USA para el BGA sellado con resina moldeada (ver

BGA).

35. P- (plástico)

Indica la marca del envase de plástico. Por ejemplo, PDIP significa DIP plástico. 36. PAC (Pad Array Carrier)

Bump Array Carrier, otro nombre para BGA (ver BGA).

37. PCLP (Paquete sin cables de placa de circuito impreso)

Paquete sin cables de placa de circuito impreso. Nombre adoptado por Fujitsu Corporation de Japón para el plástico QFN (plástico LCC) (ver QFN). Cables

La distancia entre centros de cables está disponible en dos especificaciones: 0,55 mm y 0,4 mm. Está en etapa de desarrollo.

38. PFPF (Paquete plano de plástico)

Paquete plano de plástico. Alias ​​de QFP de plástico (ver QFP). Algunos fabricantes de LSI adoptan este nombre.

39. PGA (Pin Grid Array)

Embalaje de pines de visualización. Uno de los paquetes de cajas con pasadores verticales dispuestos en una matriz en la superficie inferior. El sustrato del embalaje es básicamente un sustrato cerámico multicapa. Sin un nombre de material específico, la mayoría son PGA cerámicos, utilizados en circuitos LSI lógicos de alta velocidad y gran escala. El costo es mayor. La distancia entre centros de los pines suele ser de 2,54 mm y el número de pines varía de 64 a aproximadamente 447.

Para reducir costes, se pueden utilizar sustratos impresos con epoxi de vidrio en lugar de sustratos de embalaje.

También hay un PGA (PGA de soldadura por contacto) de montaje en superficie de cable corto con una distancia entre centros de pines de 1,27 mm. (Ver PGA de montaje en superficie).

40. Piggy back

Encapsulación. Se refiere a un paquete cerámico con casquillo similar en forma a DIP, QFP y QFN. Se utiliza para evaluar las operaciones de confirmación de programas

cuando se desarrollan equipos que utilizan microcomputadoras. Por ejemplo, conecte la EPROM al zócalo para depurar. Este tipo de embalaje es básicamente un producto personalizado y no hay muchos en el mercado. 41. PLCC (portador de chips de plástico con plomo)

Portador de chips de plástico con plomo. Uno de los paquetes de montaje en superficie. Los pines salen de los cuatro lados del paquete, en forma de T,

y están hechos de plástico. Fue adoptado por primera vez por Texas Instruments en DRAM de 64k-bit y 256kDRAM, y se usa ampliamente en circuitos como LSI lógico y DLD (o dispositivo lógico de proceso).

Los pines en forma de J no se deforman fácilmente y son más fáciles de manejar que los QFP, pero la inspección visual después de soldar es más difícil.

PLCC es similar a LCC (también conocido como QFN). Anteriormente, la única diferencia entre ambos era que el primero usaba plástico y el segundo cerámica. Sin embargo, ahora

hay paquetes de plomo J hechos de cerámica y paquetes sin plomo hechos de plástico (llamados plástico LCC, PCLP, P

-LCC, etc.), por lo que no pueden ser distinguido. Por lo tanto, la Asociación Japonesa de Industrias de Maquinaria Eléctrica (JEMIA) decidió en 1988 llamar QFJ al paquete con cables en forma de J en los cuatro lados, y QFN al paquete con protuberancias de electrodos en los cuatro lados (ver QFJ y QFN).

42. P-LCC (portador de chip sin plomo de plástico) (portador de chip con plomo de plástico)

A veces es un alias de QFJ de plástico, a veces es un alias de QFN (LCC de plástico). ) (consulte QFJ y QFN). Algunos

fabricantes de LSI utilizan PLCC para paquetes con plomo y P-LCC para paquetes sin plomo para diferenciarse.

43. QFH (Quad Flat High Package)

Paquete plano de cuerpo grueso con cuatro pasadores laterales. Un tipo de QFP de plástico Para evitar que el paquete se dañe, el paquete QFP se hace más grueso (ver QFP). Nombre adoptado por algunos fabricantes de semiconductores.

44. QFI (quad flat I-leaded packgac)

Paquete plano cuádruple I-lead. Uno de los paquetes de montaje en superficie. Los pasadores salen de los cuatro lados del paquete en forma de I hacia abajo.

También conocido como MSP (ver MSP). El montaje se realiza mediante soldadura táctil al sustrato impreso.

Hitachi desarrolló este paquete y lo utiliza en circuitos integrados de vídeo analógicos. El PLL IC de Motorola de Japón también utiliza este tipo de embalaje

.

45. QFJ (Paquete Quad Flat J-plomado)

Paquete Quad Flat J-plomado. Uno de los paquetes de montaje en superficie. Los pasadores emergen de los cuatro lados del paquete en forma de J hacia abajo.

Este nombre lo define la Asociación de Industrias de Maquinaria Eléctrica de Japón. La distancia entre centros del pasador es de 1,27 mm.

Existen dos materiales: plástico y cerámica. Los QFJ de plástico se denominan principalmente PLCC (ver PLCC) y se utilizan en circuitos como microcomputadoras, pantallas de puerta, DRAM, ASSP, OTP, etc. El número de pines varía de 18 a 84.

La cerámica QFJ también se conoce como CLCC, JLCC (ver CLCC). Los paquetes de ventana se utilizan para EPROM borrables por rayos UV y circuitos de chips de microcomputadoras con EPROM. El número de pines varía de 32 a 84. 46. ​​​​QFN (paquete plano de cuatro lados sin conductores)

Paquete plano de cuatro lados sin conductores. Uno de los paquetes de montaje en superficie. QFN, comúnmente conocida como LCC, es una designación designada por la Asociación de Industrias de Maquinaria Electrónica de Japón (JEMIA)

. Los cuatro lados de este paquete están equipados con contactos de electrodos. Dado que no hay pines, el área de montaje es más pequeña que QFP y la altura es menor que QFP

. Sin embargo, cuando se genera tensión entre la placa de circuito impreso y el paquete, la tensión no se puede liberar en los contactos de los electrodos. Por lo tanto, es difícil realizar tantos contactos de electrodos como QFP, que normalmente oscila entre 14 y aproximadamente 100 pines.

Existen dos materiales: cerámica y plástico.

Plastic QFN es un paquete de bajo coste que utiliza un sustrato impreso con epoxi de vidrio. Además de la distancia entre centros de contacto del electrodo de 1,27 mm, existen dos tipos de paquetes: 0,65 mm y 0,5 mm. Este tipo de embalaje también se denomina plástico LCC, PCLC, P-LCC, etc.

47. QFP (Quad Flat Package)

Paquete plano de cuatro pines laterales. En uno de los paquetes de montaje en superficie, los pasadores salen de los cuatro lados del ala de gaviota (L). Existen tres tipos de sustratos: cerámico

, metal y plástico. En términos de cantidad, los envases de plástico representan la mayoría.

Cuando no se indica específicamente ningún material, en la mayoría de los casos

El plástico QFP es el paquete LSI de múltiples conductores más popular. Se utiliza no solo en circuitos LSI de lógica digital, como microprocesadores y pantallas de puerta, sino también en circuitos LSI analógicos, como procesamiento de señales VTR y procesamiento de señales de audio. Hay varias especificaciones como 1,0 mm, 0,8 mm,

0,65 mm, 0,5 mm, 0,4 mm, 0,3 mm, etc.

En Japón, el QFP con una distancia entre ejes inferior a 0,65 mm se denomina QFP (FP). Sin embargo, la Asociación Japonesa de Industrias de Maquinaria Eléctrica (JEMIA) ha reevaluado las dimensiones externas de QFP

. QFP ya no distingue la distancia entre centros del pasador, sino que se divide en QFP (grosor de 2,0 mm a 3,6 mm), LQFP (grosor de 1,4 mm) y TQFP (grosor de 1,0 mm) según el espesor del paquete.

Además, algunos fabricantes de LSI se refieren a QFP con una distancia entre ejes de 0,5 mm como QFP retráctil o SQFP, VQFP.

Pero algunos fabricantes llaman SQFP al QFP con distancias entre centros de pines de 0,65 mm y 0,4 mm, lo que hace que el nombre sea un poco confuso.

La desventaja de QFP es que cuando la distancia entre centros de los pasadores es inferior a 0,65 mm, los pasadores son propensos a doblarse. Para evitar la deformación de los pasadores, actualmente existen varias variedades mejoradas de QFP. Por ejemplo, BQFP con yemas de dedos en forma de árbol en las cuatro esquinas del paquete (ver BQFP con anillos de protección de resina que cubren el frente de los pines (ver GQFP Configuración de pruebas en el paquete Golpes, TPQFP comprobable); TPQFP) con accesorios especiales colocados para evitar la deformación del cable

.

Para LSI lógico, muchos productos de desarrollo y alta confiabilidad están disponibles en paquetes QFP cerámicos multicapa. Los productos también están disponibles con una distancia mínima entre centros de pasadores de

0,4 mm y un número máximo de pasadores de 348. También se encuentran disponibles QFP cerámicos sellados con vidrio (ver Gerqad).

48. QFP(FP) (QFP paso fino)

QFP de paso central pequeño. El nombre especificado en las normas de la Asociación de Industrias de Maquinaria Eléctrica de Japón. Se refiere a QFP con espacios entre centros de 0,55 mm, 0,4 mm y 0,3 mm o menos de 0,65 mm (consulte QFP).

49. QIC (Paquete cerámico en línea cuádruple)

Un alias para QFP cerámico. Nombre adoptado por algunos fabricantes de semiconductores (ver QFP, Cerquad).

50.QIP (Paquete de plástico cuádruple en línea)

Nombre alternativo para QFP de plástico. Nombre utilizado por algunos fabricantes de semiconductores (ver QFP). 51. QTCP (paquete de carga de cables de cuatro lados)

Paquete de carga de cables de cuatro lados... Uno de los paquetes TCP, los pines se forman en la cinta aislante y salen desde los cuatro lados del paquete. Es un paquete delgado que utiliza tecnología TAB (ver TAB, TCP).

52. QTP (paquete portador de cuatro lados)

Paquete portador de pines de cuatro lados. El nombre utilizado en el factor de forma QTCP establecido por la Asociación de Industrias de Maquinaria Electrónica de Japón en abril de 1993 (ver TCP).

52. QTP (paquete portador de cinta de cuatro caras)

Paquete portador de pines de cuatro caras.

53.QUIL (Quad In-line)

Un alias para QUIP (ver QUIP).

54. QUIP (Paquete cuádruple en línea)

Paquete en línea de cuatro pines. Los pasadores salen de ambos lados del paquete, con cada dos pasadores escalonados y doblados hacia abajo en cuatro filas. La distancia entre centros de pines es de 1,27 mm y, cuando se inserta en una placa de circuito impreso, la distancia entre centros de inserción pasa a ser de 2,5 mm, por lo que se puede utilizar en placas de circuito impreso estándar. Es más pequeño que el paquete DIP estándar. NEC utiliza este paquete para chips de microcomputadoras, como computadoras de escritorio y electrodomésticos.

Este tipo de envases están disponibles en materiales cerámicos y plásticos. Hay dos materiales: cerámica y plástico. El número de pines es 64.

55. SDIP (paquete retráctil dual en línea)

El DIP retráctil es un tipo de paquete enchufable. La forma es la misma que el DIP, pero la distancia entre centros del pin (. 1,778 mm) Más pequeño que DIP (2,54 mm), de ahí el nombre.

De ahí el nombre. El número de pines varía de 14 a 90 y también están disponibles versiones SH-DIP. Hay dos tipos de materiales: cerámicos y plásticos.

56. SH-DIP (Shrink Dual In-Line Package)

Igual que SDIP, es un nombre adoptado por algunos fabricantes de semiconductores.

57. SIL (paquete único en línea)

Alias ​​de SIP (ver SIP). Los fabricantes europeos de semiconductores utilizan principalmente la designación SIL.

58. SIMM (módulo de memoria único en línea)

Módulo de memoria único en línea. Los electrodos sólo están cerca del módulo de memoria en un lado de la placa de circuito impreso. Generalmente se refiere al componente que se conecta al enchufe

. El SIMM estándar tiene 30 electrodos en centros de 2,54 mm y 72 electrodos en centros de 1,27 mm.

Los SIMM de DRAM de 1 y 4 Mbit en paquetes SOJ en uno o ambos lados de un sustrato impreso se utilizan ampliamente en computadoras personales, estaciones de trabajo y otros dispositivos. Al menos entre el 30% y el 40% de la DRAM se ensambla en SIMM.

59. SIP (paquete único en línea)

Paquete único en línea. Los pines salen de un lado del paquete y están dispuestos en línea recta. Cuando se ensambla en un paquete de placa de circuito impreso, el paquete se coloca de lado. La distancia entre centros de los pines suele ser de 2,54 mm, el número de pines varía de 2 a 23, en su mayoría hechos a medida. Las formas del paquete varían

.

60. SK-DIP (paquete dual en línea ultrafino)

Un tipo de DIP. Se refiere a un DIP de cuerpo estrecho con un ancho de 7,62 mm y una distancia entre el centro del pasador de 2,54 mm. A menudo se denominan colectivamente DIP (ver

DIP). 61. SL-DIP (paquete dual en línea ultrafino)

Un tipo de DIP. A menudo denominados colectivamente DIP.

62. SMD (dispositivo de montaje en superficie)

Dispositivo de montaje en superficie. A veces, algunos fabricantes de semiconductores clasifican los SOP como SMD (ver SOP).

63. SO (Pequeña Línea Exterior)

alias SOP. Este alias ha sido adoptado por muchos fabricantes de semiconductores de todo el mundo. (Ver POE).

64. SOI (Small Outline I Lead Package)

Paquete exterior pequeño de plomo en forma de I. Uno de los paquetes de montaje en superficie. Los pines salen de ambos lados del paquete en forma de I con una distancia entre centros de

1,27 mm. El área del paquete es más pequeña que la que Hitachi usa para circuitos integrados analógicos (circuitos integrados de controlador de motor). ). Número de pines

26.

65, SOIC (circuito integrado en línea pequeño)

Nombre alternativo para SOP (consulte SOP). Muchos fabricantes extranjeros de semiconductores utilizan este nombre. 66. SOJ (Small Out-Line J-Leaded Package)

Paquete exterior pequeño con cables en forma de J. Uno de los paquetes de montaje en superficie. Los pasadores van hacia abajo desde ambos lados del paquete en forma de "J", de ahí el nombre.

Generalmente de plástico, se usa principalmente en circuitos de memoria LSI como DRAM y SRAM, pero se usa principalmente en DRAM. Muchos dispositivos DRAM en paquetes SOJ están ensamblados en SIMM. Los pasadores están espaciados 1,27 mm entre centros y el número de pasadores varía de 20 a 40 (ver SIMM).

67. SQL (paquete con conexión en L de línea pequeña)

El nombre del SOP (ver SOP) según el estándar JEDEC (Joint Electronic Devices Engineering Council).

68.SONF (Small Out-Line Non-Fin)

El SOP sin radiador es el mismo que el SOP normal.

La designación NF (sin aleta) se agregó intencionalmente

para indicar la diferencia de que no hay disipador de calor en el paquete de circuitos integrados de potencia. Nombre adoptado por algunos fabricantes de semiconductores (ver SOP).

69. SOF (Paquete de Esquema Pequeño)

Paquete de Esquema Pequeño. Uno de los paquetes de montaje en superficie con los pasadores que salen de las alas de gaviota (en forma de L) en ambos lados del paquete. Hay dos tipos de materiales: plástico

y cerámica.

Además de la memoria LSI, SOP también se usa ampliamente en circuitos pequeños como ASSP. SOP es el paquete de montaje en superficie más utilizado en áreas con no más de 10 a 40 terminales de entrada/salida.

Además, los SOP con una distancia entre ejes de pasador inferior a 1,27 mm también se denominan SSOP, y los SOP con una altura de ensamblaje inferior a 1,27 mm también se denominan

TSOP (consulte SSOP, TSOP).

70. SOW (Paquete de contorno pequeño (ancho))

SOP de cuerpo ancho. Nombre adoptado por algunos fabricantes de semiconductores.

El llamado embalaje hace referencia a la carcasa utilizada para instalar los circuitos integrados y no solo cumple la función de colocar, fijar, sellar, proteger el chip y potenciar el rendimiento eléctrico y térmico, sino que también sirve como. un puente entre el mundo interno del chip y el circuito externo. El chip Los contactos del paquete están conectados a las clavijas de la carcasa del paquete con cables, y las clavijas están conectadas a otros componentes a través de cables en el sustrato. Por lo tanto, para muchos productos de circuitos integrados, la tecnología de empaquetado es un vínculo muy crítico y juega un papel importante en el rendimiento y el rendimiento del propio chip.

Según los materiales de embalaje, el embalaje de circuitos integrados se puede dividir en embalaje metálico, embalaje plástico, embalaje cerámico, etc. El embalaje de plástico es el material de embalaje más utilizado para circuitos integrados.

Los circuitos integrados encapsulados en plástico se dividen en dos categorías: tipo cuadrado y tipo carcasa pequeña. El primero es adecuado para circuitos de múltiples pines y el segundo es adecuado para circuitos de pocos pines.

Según la forma del paquete, el paquete de circuito integrado se puede dividir en paquete enchufable, paquete de chip, paquete BGA y otros tipos. A continuación se presentan varios paquetes de circuitos integrados de uso común.

1. Embalaje en línea

El embalaje en línea es una forma de embalaje de circuito integrado en el que se inserta un circuito integrado en los pines de una placa de circuito impreso y luego se suelda. Incluye principalmente: embalaje de una sola fila y embalaje en línea de dos filas. El paquete en línea único incluye el paquete en línea único (paquete en línea único, abreviado como SIP) y el paquete en línea único (paquete en línea Zig-Zag, abreviado como ZIP). El circuito integrado del paquete en línea único tiene solo una fila de pines y el paquete en línea único. Tiene sólo una fila de pines. El circuito integrado empaquetado tiene una fila de pines y está montado en dos filas.

Paquete dual en línea, también conocido como paquete DIP (Dual Inline Package), este paquete tiene dos filas de pines de circuito integrado. Este paquete tiene dos filas de pines y es adecuado para la instalación de PCB, facilita el cableado de PCB y es fácil de instalar. Las formas estructurales de los paquetes de doble en línea son principalmente paquetes de doble en línea de cerámica multicapa, paquetes de doble en línea de cerámica de una sola capa y paquetes de marco de plomo.

2. Envasado de chips

Con la mejora de la tecnología de producción, el tamaño de los productos electrónicos es cada vez más pequeño y los circuitos integrados empaquetados en línea más grandes ya no pueden satisfacer las necesidades. . Por lo tanto, los diseñadores han desarrollado circuitos integrados empaquetados en chips cuyas clavijas son tan pequeñas que pueden soldarse directamente a los cables impresos de una placa de circuito impreso. Los circuitos integrados empaquetados SMD incluyen principalmente QFP delgado (TQFP), QFP de paso fino (VQFP), QFP reducido (SQFP), QFP de plástico (PQFP), QFP de metal (MetalQFP), QFP de cinta (TapeQFP), paquete de contorno pequeño de plomo tipo J ( SOJ), paquete de contorno delgado (TSOP), paquete ultra pequeño (V S O P), paquete ultra pequeño (V S S O P), paquete ultra pequeño (V S S O P), paquete ultra pequeño (V S S O P), paquete ultra pequeño (V S S S O P), paquete ultra pequeño ( V S S S O P), paquete ultra pequeño (V S S S O P), paquete ultra pequeño (V S S S O P).

V S O P), SOP de contracción (SSOP), SOP de contracción fina (TSSOP) y derivados de circuitos integrados de contorno pequeño (SOIC).

Paquete 3.BGA (paquete de matriz de rejilla de bolas)

También conocido como paquete de matriz de rejilla de bolas, los pines del paquete BGA se distribuyen debajo del paquete en forma de juntas de soldadura circulares o cilíndricas. . Los circuitos integrados que utilizan este tipo de empaquetado son principalmente CPU y puentes norte y sur, que son circuitos integrados multifuncionales, de alta densidad y alto rendimiento.

La ventaja de los circuitos integrados encapsulados BGA es que al aumentar el número de pines, el espaciado de los pines no disminuye sino que aumenta, mejorando así el rendimiento del ensamblaje, siendo ambos mayores que los de los paquetes anteriores; La tecnología se ha reducido; los parámetros parásitos se reducen, el retraso en la transmisión de la señal es pequeño y la frecuencia de uso aumenta considerablemente; se puede utilizar soldadura superficial durante el montaje y la confiabilidad es alta.

4. Embalaje de película gruesa

El circuito integrado de película gruesa integra un chip de circuito integrado dedicado y condensadores, resistencias y componentes relacionados en un sustrato, y luego utiliza un circuito integrado modular estándar que Está empaquetado y sale.