Recientemente, la empresa compró una cámara de vigilancia de alta definición. No sé qué es la tecnología de imágenes del ISP. ¡Por favor, denme algunos consejos de expertos!
En la actualidad, los chips EPLD tienen cada vez más recursos internos, son cada vez más rápidos y el desarrollo de funciones de software es cada vez más perfecto, por lo que su alcance de aplicación se está expandiendo gradualmente. En general, se acepta que muchos sistemas electrónicos futuros contarán con la arquitectura de CPU RAM EPLD. Los sistemas de imágenes se desarrollarán en la dirección de la miniaturización. Cómo diseñar un sistema de procesamiento de imágenes simple y de bajo costo es un requisito urgente para aplicar la tecnología de procesamiento de imágenes a campos más amplios.
El sistema presentado en este artículo fue desarrollado para satisfacer esta demanda.
1 Diseño general
El sistema completo consta de una cámara, una unidad de entrada de imágenes, una unidad de almacenamiento de imágenes, una unidad de procesamiento de imágenes, una unidad de visualización de imágenes y una unidad de control de accionamiento.
El sistema de procesamiento de imágenes utiliza el 89C55 de Atmel como procesador central. El reloj del sistema es de 20 MHz. La parte de adquisición de imágenes es proporcionada por ISPLSI1032E, que proporciona señales de dirección para almacenar la RAM de imágenes y señales de reloj para recopilar la red de imágenes. Según las necesidades, cada cuadro de imagen se puede dividir en una matriz de puntos de 256 × 256 o 512 × 512, y en casos especiales también se puede utilizar el modo de media pantalla de 256 × 128 o 512 × 256. En la unidad de salida de imágenes, las imágenes y los menús de visualización se pueden generar de forma iterativa para formar un menú visual.
Además, para adaptarse a la aplicación de detección y automatización industrial, también se diseña un circuito de control de accionamiento en el sistema, que puede generar cantidades analógicas y de conmutación. Básicamente se puede adaptar a diversas situaciones de control.
2 Diseño de circuitos de hardware
2.1 Desarrollo de dispositivos ISP
Además de la facilidad de uso y el alto rendimiento de los dispositivos PLD generales y la flexibilidad y el alto rendimiento de FPGA, dispositivos ISP Además de la densidad, el punto más importante es su tecnología programable en el sistema, es decir, el ISP se puede soldar a la placa de circuito en un estado en blanco. Cualquier placa que ya tenga un dispositivo ISP instalado se puede actualizar con un nuevo código de programación usando solo una PC y un cable de descarga, y todo se puede hacer sin interrupción de energía.
La tecnología ISP (In SYSTEM PROGRAMMING) es proporcionada por LATTICE Semiconductor por primera vez en todos los aspectos del proceso de diseño y fabricación del producto, incluso cuando el producto se vende al usuario final, en cualquier momento para su dispositivos, placas de circuitos o La última tecnología para configurar o reorganizar la lógica y la funcionalidad de sistemas electrónicos completos.
En el proceso de desarrollo del sistema, la parte central de la adquisición de imágenes es cómo almacenar la señal de video convertida A/D en la memoria, es decir, cómo generar la señal de dirección de memoria basada en la señal de video. Después de estimar la cantidad de puertas lógicas necesarias, utilizamos ISPLSI1032 como generador de direcciones y algunos otros circuitos lógicos.
2.2 Generación del tiempo de adquisición de imágenes
A continuación se utiliza una matriz de puntos de 256 × 128 como ejemplo para ilustrar la generación del tiempo de adquisición de imágenes.
La dirección de matriz de puntos de cada fila está representada por A0 a A7, y la dirección de fila está representada por A8 a A14. La temporización de su señal válida de fila y las direcciones A0 ~ A7 se muestra en la Figura 2, y la temporización de su señal válida de campo y las direcciones A8 ~ A14 se muestra en la Figura 3. De esta forma, se utilizan **** 256×128=32
768 unidades de almacenamiento para almacenar 1 imagen.
Si es necesario capturar una imagen, la CPU enviará una señal de INICIO al ISP, lo que provocará que el ISP desconecte la línea de dirección proporcionada por la CPU a la RAM de la imagen y, en su lugar, el ISP generará la Direcciones A0 a A14 de la RAM de imágenes. Una vez que SIP complete la generación de la dirección de una imagen, emitirá la señal FINAL para notificar a la CPU que se completó la adquisición de la imagen y entregará las líneas de dirección de RAM y las líneas de datos a la CPU para el procesamiento de la imagen.
El sistema *** tiene un total de 4 RAM de 32K×8 bits (62256), entre las cuales:
RAM1 es la memoria del cuadro de imagen
RAM2; es el bit de bandera de gráficos, utilizado para anotar imágenes;
RAM3 es la memoria de visualización de la interfaz del menú
RAM4 es la memoria del sistema, utilizada para almacenar datos intermedios y resultados del procesamiento.
La figura 4 muestra el esquema de la sección de adquisición de imágenes.
En uso real, la CPU opera RAM1, RAM4 y RAM2, RAM3 en tiempo compartido. Durante el escaneo, la CPU se ejecuta en RAM1 y RAM4, realizando cálculos de imágenes y procesamiento de resultados; durante el seguimiento, la CPU actualiza los menús y las etiquetas; ISP se ejecuta en RAM2 y RAM3 durante el escaneo, realizando una salida compuesta de menús y etiquetas con imágenes.
ISPEXPERT de LATTICE lanzó un entorno completo de desarrollo integrado de ISP a finales de los años 1990. Tiene 500 macrocomponentes invocables y admite software de desarrollo integrado de VHDL, Verilog-HDL, ABELHDL y compilador de esquemas. Puede usarse para el diseño lógico y la optimización de dispositivos ISP, mapeo lógico, diseño y enrutamiento automáticos y generación de archivos de diagramas corporales; y descargas de programación. Además, también puede realizar simulación funcional, simulación de sincronización y análisis de sincronización estática en el sistema digital diseñado.
Desde la perspectiva del usuario, ISPEXPERT es más potente y más fácil de operar que el software Workview Office y Synario.
Este sistema utiliza el chip ISP1032E, que omite una gran cantidad de circuitos lógicos complejos. Utiliza programación en lenguaje VHDL y se desarrolla a través del entorno de desarrollo integrado ISPEXPERT. No solo ahorra mucho tiempo de depuración del hardware. pero también reduce el número de conexiones entre líneas de interferencia mutua. Más importante aún, ahorra el tiempo de fabricar repetidamente placas de circuito y acorta en gran medida el ciclo de desarrollo del producto.
Conclusión
El sistema de procesamiento de imágenes basado en ISP y microcontrolador tiene las características de estructura simple, alta integración, tamaño pequeño y bajo precio. Es particularmente adecuado para desarrollar sistemas integrados con capacidades de procesamiento de imágenes. El sistema ha logrado buenos resultados en aplicaciones prácticas