¿Cuáles son las aplicaciones del procesamiento de señales digitales en la automatización industrial?

Con el desarrollo de la tecnología de semiconductores, los dispositivos lógicos programables se han mejorado y mejorado enormemente en términos de estructura, proceso, integración, función, velocidad y flexibilidad, diseñando así sistemas digitales con alta eficiencia, alta calidad y flexibilidad. La aparición de la tecnología CPLD o FPGA proporciona un nuevo método para el diseño de sistemas DSP. Los sistemas DSP diseñados con CPLD o FPGA tienen buena flexibilidad y un sólido rendimiento en tiempo real. Al mismo tiempo, su precio también es aceptable para el público. Dado que los multiplicadores se utilizan ampliamente en sistemas de procesamiento de señales digitales, este artículo toma el diseño de multiplicadores como ejemplo para ilustrar el método de diseño de sistemas digitales que utilizan dispositivos lógicos programables. Si desea que el sistema funcione más rápido, puede utilizar circuitos lógicos combinacionales para formar multiplicadores. Sin embargo, dichos multiplicadores requieren una gran cantidad de recursos de hardware, lo que dificulta la implementación de las funciones de los multiplicadores de bits anchos. El multiplicador de este artículo se compone de un circuito lógico secuencial, que no solo ahorra recursos del chip, sino que también cumple con los requisitos de velocidad y principio de funcionamiento, por lo que tiene cierto valor práctico.

2. Composición del sistema

El multiplicador implementa la función de multiplicación mediante el cambio y la suma elemento por elemento. Comienza desde el multiplicando más bajo, si el multiplicando es 1, el multiplicando se desplaza hacia la izquierda y luego suma hasta la última suma. Si el multiplicando es 0, el multiplicando se desplaza hacia la izquierda, luego suma hasta 0, hasta llegar al más alto; multiplicando. La Figura 1 muestra el diagrama de bloques de los componentes del sistema de este multiplicador. La entrada STAR de este módulo de control tiene dos funciones: la primera función es borrar el registro de desplazamiento de 16 bits y cargar el multiplicador A[7...0] en el registro de desplazamiento de 8 bits; la segunda función es la multiplicación de entrada; habilitar señal. La señal del reloj de multiplicación es ingresada por CLK. Cuando el multiplicando se carga en el registro de desplazamiento de 8 bits, se desplaza bit a bit de bajo a alto. Cuando QB = 1, el módulo selector se enciende y el 8-. multiplicador de bits B[8...0] Ingrese el sumador, agréguelo a los 8 bits superiores del último pestillo en el pestillo de 16 bits y bloquee la suma en el pestillo en el siguiente flanco ascendente del reloj cuando sea QB; =0, el módulo selector genera la multiplicación DispositivoA[7...0]. Cuando QB = 0, el módulo selector genera el multiplicador A [7.0.0]; cuando QB = 0, el módulo selector genera el multiplicador A [7.0.0]; cuando QB = 0, el módulo selector genera todo 0; El elemento central del multiplicador es un sumador de 8 bits cuya velocidad de funcionamiento depende de la frecuencia del reloj.