Diseño de sistemas digitales usando VHDL Tabla de contenidos

Capítulo 1 Introducción a los conceptos básicos del diseño lógico

1.1 Circuitos lógicos combinacionales

1.2 Álgebra booleana y simplificación algebraica

1.3 Diagrama de Karnaugh

1.3.1 Usar variables integradas en diagramas de Karnaugh para simplificación

1.4 Diseño usando puertas anfi y no puertas positivas

1.5 Aventuras combinadas en circuitos

1.6 Chanclas y pestillos

1.7 Diseño de circuito secuencial MEALY

1.8 Aventura combinada en circuitos

1.7 Diseño de circuito de cronometraje MEALY

1.7.1 Ejemplo 1 de diseño de circuito de temporización MEALY: detector de secuencia

1.7.2 Ejemplo 2 de diseño de circuito de temporización MEALY: conversor de código BCD a código de 3 componentes individuales

1.8 Diseño de circuito de temporización MOORE

1.8.1 Ejemplo de circuito MOORE 1: detector de secuencia

1.8.2 Ejemplo de diseño de circuito MOORE 2: código no normalizado-convertidor de código Manchester

1.9 Estados equivalentes y simplificación de la tabla de estados

1.10 Temporización de circuitos de temporización

1.10.1 Retardo de transmisión, tiempo de configuración y tiempo de retención

1.10.2 Frecuencia máxima de funcionamiento del reloj

1.10.3 Condiciones de sincronización

1.10.4 Fallo en el circuito de sincronización

1.10.5 Diseño sincrónico

1.11 Lógica de tres estados y bus

Ejercicios

Capítulo 2 Introducción a VHDL

2.1 Diseño asistido por ordenador

2.2 Lenguaje de descripción de hardware

2.2.1 Cómo aprender el idioma

2.3 Descripción VHDL de circuitos lógicos combinacionales

2.4 Módulo VHDL

2.4.1 Cuatro bits completos sumador

2.4.2 Uso del modo BUFFER

2.5 Declaraciones secuenciales y declaraciones de procedimiento

2.6 Uso de declaraciones de procedimiento para simular desencadenantes

2.7 Procedimientos Que contiene declaraciones WAIT

2.8 Dos retrasos VHDL: 2.9 Compilación, simulación y síntesis de código VHDL

2.9.1 Simulación multiproceso

2.10 Tipos de datos VHDL y operadores

2.10.1 Tipos de datos

2.10.2 Operadores en lenguaje VHDL

2.11 Ejemplo de síntesis simple

2.12 Diseño VHDL de múltiples selectores

2.12.1 Uso de sentencias concurrentes

2.12.2 Uso de procesos

2.13 Bibliotecas en lenguaje VHDL

2.14 Utilice declaraciones de proceso VHDL para simular registros y contadores

2.15 Métodos de descripción de estructura y comportamiento VHDL

2.15.1 Modelado de temporizadores

2.16 Variables, señales y constantes

2.16.1 Constantes

2.17 Arrays

2.17.1 Matriz

2.18 Sentencias de bucle en VHDL

2.19 ASSERT y declaraciones REPORT

Ejercicios

Capítulo 3 Introducción a los dispositivos lógicos programables

3.1 Introducción a los dispositivos lógicos programables

p>

3.2 Dispositivo lógico programable simple

3.2.1 Memoria de sólo lectura

3.

2.2 Matriz lógica programable

3.2.3 Lógica de matriz programable

3.2.4 Dispositivo lógico programable/lógica de matriz general

3.3 Dispositivo lógico programable complejo

3.3.1 Ejemplo de CPLD: Ejemplo de 1CPLD: serie de chips COOLRUNNER de XILINX

Matriz lógica programable 322

3.2.3 Lógica de matriz programable

3.2.4 Dispositivo lógico programable, lógica de matriz general

3.3 Dispositivo lógico programable complejo

3.3.1 Ejemplo de CPLD.3.4 Matriz de puertas programables en campo

3.4.1 Arquitectura FPGA

3.4.2 Tecnología de programación FPGA

3.4.1 Arquitectura FPGA

3.4.2 Tecnología de programación FPGA

3.4.3 Arquitectura de lógica programable módulos

3.4.4 Interconexión programable

3.4.5 Módulos de E/S programables en FPGA

3.4.6 Componentes especializados en FPGA

3.4.7 Aplicación de FPGA

3.4.8 Proceso de diseño de FPGA

Ejercicio

p>

Ejemplo de diseño del Capítulo 4

4.1 Decodificador de display de siete segmentos con código BCD

4.2 Sumador BCD

4.33 Sumador de 2 bits

4.3.1 Acumulador de primera etapa

4.4 Controlador de semáforo

4.5 Diagrama de estado del circuito de control

4.6 Cuadro de indicadores y controlador de control

4.6.1 Canal de datos

4.6 .2 Controlador

4.6.2 p>4.6.3 Modelo VHLD

4.7 Sincronización y rebote

4.7.1 Generador de pulso único

4.8 y multiplicador de estructura de desplazamiento

4.9 Multiplicador de estructura de matriz

4.9.1 Programación VHDL

4.10 Multiplicador de entero/fracción con signo

4.11 Escáner de teclado

4.11.1 Escáner

4.11.2 Antirrebote

4.11.3 Decodificador

4.11.4 Controlador

4.11.5 Código VHDL

4.11.6 Plataforma de prueba de escáner de teclado

4.12 Diseño de divisor binario

4.12.1 Divisor sin signo

4.12.2 Divisor con signo

Ejercicios

Capítulo 5 Diagramas SM y microprogramas

5.1 Diagrama de flujo de la máquina de estados

5.2 Derivación de diagramas SM

5.2.1 Multiplicador binario

5.2.1 Multiplicador binario

5.2.1 Multiplicador binario

5.2.2 Binario multiplicador

5.2.1 Multiplicador binario

5.2.2 Juego de dados

5.3 Implementación de gráfico SM

5.3.1 Implementación del multiplicador binario del controlador

5.4 Implementación del juego de dados

5.5 Microprograma

5.5.1 Microcódigo de doble dirección

5.5. restricción, microcódigo de dirección única

5.5.3 Implementación de microprograma del controlador de juego de dados

5.6 Máquina de estados de enlace

Ejercicio

Capítulo 6 Ejemplo de diseño FPGA

Capítulo 7 Aritmética de coma flotante

Capítulo 8 Temas avanzados en el lenguaje VHDL

Capítulo 9 Programación VHDL