Principios de microcomputadoras en lenguaje ensamblador y tecnología de interfaz

5. En el sistema CPU 8086, el código de tipo de interrupción de una fuente de interrupción es 08H y el vector de interrupción es 0100H: 1000H, entonces la dirección de almacenamiento del vector de interrupción correspondiente es _20H_ a partir de esta dirección, el contenido de cuatro unidades de almacenamiento consecutivas; son los siguientes _00H 01H 00H 10H_.

6. La pila es un área especial de memoria y su regla de acceso es __primero en entrar, primero en salir__; controlador de interrupciones, _PSW, el contenido de CS e IP_ debe insertarse en la pila en secuencia.

8. El modo de direccionamiento MOV AX, [BX + DI + 250H] es un direccionamiento variable de dirección base relativa.

9. En la memoria de semiconductores, la RAM se refiere a la memoria de acceso aleatorio. La información generalmente se pierde después de un corte de energía. Hay un chip ROM en la placa base del microordenador, y se llama el sistema que almacena la entrada y salida básica. __BIOS_, el chip 6264 de uso común pertenece a la _RAM_ con una capacidad de __8K*8 bits_.

10.10001111B=217Q= 8FH.

11. Se sabe que [X] complemento = 81H, valor verdadero X=-127, [X] valor original = 0FFH, [X] valor inverso = 80H.

12. Si AL=41H, si es un número sin signo, representa _65_; si es un número con signo, representa _65_; Código ASCII, que significa _A_.

13. El registro de segmento CS guarda la dirección del segmento de __código segmento__, que se obtiene mediante __CS*10H__.

14. En la CPU 8086, el pin ALE es la señal de bloqueo de dirección.

17. Instrucción ADD [BX+DI], el operando de origen CX adopta __direccionamiento de registro__ y el operando de destino adopta __direccionamiento de índice base__.

18. Se sabe que CS=2000H, IP=1000H y SI=2000H antes de ejecutar las siguientes instrucciones. Escriba los valores de CS e IP después de ejecutar las siguientes instrucciones incondicionales.

(1) EBF4 JMP CORTO L1 CS=2000H , IP=

(2) E3 JMP SI CS=2000H , IP=2000H .

19 .En el modo de trabajo 8259A, hay cuatro modos de prioridad, incluido el _modo de anidamiento completo_, el _modo especial de anidamiento completo_, el _modo de ciclo automático prioritario_ y el _modo de ciclo especial prioritario_.

20. Cuando PC4-PC7 de 8255A son todas líneas de salida, significa que el puerto A de 8255A funciona en modo 0.

21. Para formar una memoria de 32M x 8 bits, se necesitan 64 chips de memoria de 1M x 4 bits.

22.8088/8086 Hay 9 bits de bandera en el registro de bandera de la CPU, 3 de los cuales son bits de bandera de control y _6_ son bits de bandera de estado.

24. La memoria de la CPU 8088/8086 se administra en segmentos. Cada segmento puede tener hasta _64K_ bytes. Todo el espacio de almacenamiento se puede dividir en _16_ segmentos de tamaño 64K sin superposición mutua.

27. Para los sistemas de microcomputadoras 8086, la CPU debe inicializarse automáticamente después del encendido. Después de la inicialización, CS es _FFFFH_, IP es _0000H_ y la primera instrucción ejecutada por el 8086 se almacena en la ubicación __FFFF0H__.

30. El orden de prioridad de los tipos de interrupción NMI, INTR, desbordamiento de división, INTN e interrupción de un solo paso es (de mayor a menor).

31. Si el número del tipo de interrupción es 23H, la dirección inicial de la unidad de almacenamiento que guarda el vector de interrupción es __8CH__.