Cómo aprender sobre el controlador y la pila Ethernet de zynq
Ya ha comprendido la arquitectura ZYNQ y las herramientas de desarrollo correspondientes. Ahora lo llevaremos a experimentar las poderosas funciones de ZYNQ y el codiseño de software y hardware. Debido al tiempo limitado, algunos de los experimentos siguientes (este capítulo y los siguientes) pueden no ser perfectos, así que no dude en enviarnos su opinión. 9.1 Ejecución de la luz Esta práctica de laboratorio le guiará en la creación del primer diseño Zynq de este libro utilizando el entorno de diseño integrado Vivado. Aquí, le presentaremos el entorno IP Integrator de Vivado IDE a través de esta práctica de laboratorio introductoria e implementaremos este sencillo sistema integrado Zynq en Zedboard. Luego crearemos una aplicación de software simple usando el SDK y la descargaremos al procesador Zynq ARM para controlar el hardware implementado en el lado PL. Esta práctica de laboratorio se divide en tres secciones: En la primera sección, crearemos un proyecto utilizando Vivado IDE. En la primera sección, crearemos un proyecto utilizando Vivado IDE. Con base en la primera sección, en la segunda sección continuaremos construyendo un sistema de procesamiento integrado Zynq e importaremos el hardware completo al SDK para el diseño del software. En la sección final, escribiremos software utilizando el SDK. En la última sección, usaremos el SDK para escribir una aplicación de prueba ARM y descargarla en ZedBoard para depurarla. Entorno experimental: Windows 7 x64, Vivado 2013.4, SDK 2013.4
9.1.1 Crear proyecto Vivado
1) Haga doble clic en el acceso directo de Vivado en el escritorio o vaya a Inicio > Todos los programas > Herramientas de diseño Xilinx > Vivado. Herramientas > Vivado
2013.4 > Vivado 2013.4 para iniciar Vivado. 2) Cuando se inicia Vivado, puede ver la página de inicio en la Figura 9-1.
Figura 9-1 Página de inicio de Vivado
3) Seleccione la opción Crear nuevo proyecto, abra el asistente de nuevo proyecto como se muestra en la Figura 9-2 y haga clic en Siguiente (Siguiente paso). ).
Figura 9-2 Cuadro de diálogo Nuevo proyecto 4) Ingrese first_zynq_design como nombre del proyecto en el cuadro de diálogo Nombre del proyecto, seleccione C:/XUP/Zed como ubicación del proyecto y asegúrese de que Crear subdirectorio de proyecto esté seleccionado. como se muestra en la Figura 9-3 y haga clic en Siguiente.
Figura 9-3 Cuadro de diálogo Nombre del proyecto 5) En el cuadro de diálogo Tipo de proyecto, seleccione Proyecto RTL y asegúrese de que la opción No especificar fuentes en este momento no esté seleccionada, como se muestra en la figura 9- 4 y luego haga clic en Siguiente.
Figura 9-4 Cuadro de diálogo Tipo de proyecto 6) En el cuadro de diálogo Agregar origen, seleccione Verilog como idioma de destino. 6) En el cuadro de diálogo Agregar código fuente, seleccione Verilog como idioma de destino. Si está familiarizado con VHDL, también puede seleccionar VHDL si olvida seleccionarlo aquí, también puede seleccionar el idioma HDL con el que está familiarizado. la configuración del proyecto después de crearlo. Si ya existe un archivo fuente, puede optar por agregar un archivo (Agregar archivo) o agregar un directorio (Agregar directorio). Como no tenemos ningún archivo fuente, podemos simplemente hacer clic en Siguiente, como se muestra en la Figura 9-5.
Figura 9-5 Agregar archivo de origen 7) En el cuadro de diálogo Agregar IP existente, haga clic en Siguiente. 8) En el cuadro de diálogo Agregar restricciones, haga clic en Siguiente. 9) Haga clic en Siguiente. En el cuadro de diálogo Agregar restricciones, haga clic en Siguiente.
9) En el cuadro de diálogo Pieza predeterminada, seleccione la opción Placas en el cuadro Especificar, luego seleccione Kit de evaluación y desarrollo ZedBoard Zynq de la lista de placas a continuación y luego haga clic en Siguiente, como se muestra en la Figura 9-6.
Figura 9-6 Selección de chip 10) En el cuadro de diálogo Resumen del nuevo proyecto, haga clic en Finalizar para completar la creación del proyecto. Hasta ahora hemos utilizado Vivado para crear el marco de ingeniería para el diseño de Zynq. -7 muestra Si no está familiarizado con la interfaz del proyecto Vivado presentada en el Capítulo 4, regrese a la revisión anterior. La Figura 9-7 muestra la interfaz del proyecto Vivado presentada en el Capítulo 4. Si no está familiarizado con ella, regrese y revísela nuevamente. En la segunda sección, utilizaré las capacidades de IP Integrator de Flow Navigator para completar el diseño de un sistema integrado.
Figura 9-7 Interfaz del proyecto Vivado
9.1.2 Creación de un sistema integrado Zynq en Vivado En esta sección, crearemos un sistema integrado Zynq simple utilizando Zynq La parte Zynq PL de El PL se utiliza para implementar un controlador de E/S de propósito general (GPIO), que está conectado a los 8 LED en el ZedBoard y al bus AXI. Este controlador está conectado a los 8 LED del ZedBoard y al lado PS mediante el bus AXI para que podamos controlar los LED a través de la aplicación ARM que se implementará en la tercera parte. La arquitectura del sistema se muestra en la Figura 9-8.