En proyectos EDA, ¿cuál tiene menor retraso, CPLD o FPGA? Razones del estado

En proyectos EDA, en comparación con FPGA, el retraso de CPLD será menor. Porque se puede estimar el retraso de CPLD. CPLD tiene una estructura simple, por lo tanto, si la lógica implementada es simple, el retraso de cada enlace se puede calcular de antemano; la lógica compleja aún es difícil de predecir, y CPLD también tiene atajos de cableado, porque CPLD está enrollado; Algunos retrasos en el cableado son relativamente grandes.

Sin embargo, debido a la estructura de hardware de FPGA, es decir, la estructura interna de FPGA es compleja, el diseño y los resultados de enrutamiento son aleatorios. Por lo tanto, el retraso de cada enlace es difícil de estimar, lo que hace que el retraso de la señal de FPGA sea difícil de predecir y controlar. Por lo tanto, la precisión del retraso de CPLD es mejor que la de FPGA.

Información ampliada:

La diferencia entre CPLD y FPGA:

①CPLD es más adecuado para completar varios algoritmos y lógica combinacional, y FPGA es más adecuado para completar lógica secuencial. En otras palabras, FPGA es más adecuado para estructuras con flip-flops ricos, mientras que CPLD es más adecuado para estructuras con flip-flops limitados y términos de productos ricos.

②La estructura de cableado continuo de CPLD determina que su retraso de tiempo sea uniforme y predecible, mientras que la estructura de cableado segmentado de FPGA determina la imprevisibilidad de su retraso.

③ FPGA tiene mayor flexibilidad que CPLD en la programación. CPLD se programa modificando la función lógica con circuitos internos fijos, y FPGA se programa principalmente cambiando el cableado de las conexiones internas; FPGA se puede programar bajo la puerta lógica, mientras que CPLD se programa bajo el bloque lógico.

④FPGA está más integrado que CPLD y tiene una estructura de cableado e implementación lógica más compleja.

⑤CPLD es más conveniente de usar que FPGA. La programación CPLD utiliza tecnología E2PROM o FASTFLASH, que no requiere chip de memoria externa y es fácil de usar. La información de programación de FPGA debe almacenarse en una memoria externa y el método de uso es complicado.

⑥CPLD es más rápido que FPGA y tiene mayor previsibilidad temporal. Esto se debe a que FPGA es programación a nivel de puerta y se utiliza interconexión distribuida entre CLB, mientras que CPLD es programación a nivel de bloque lógico y la interconexión entre sus bloques lógicos está agrupada.

⑦ En términos de método de programación, CPLD se basa principalmente en la programación de memoria E2PROM o FLASH, y el número de tiempos de programación puede llegar a 10,000 veces. La ventaja es que la información de programación no se pierde cuando el sistema está. apagado. CPLD se puede dividir en dos categorías: programación en el programador y programación en el sistema. La mayoría de los FPGA se basan en la programación SRAM. La información de programación se pierde cuando se apaga el sistema. Cada vez que se enciende el sistema, los datos de programación deben reescribirse en la SRAM desde fuera del dispositivo. Su ventaja es que se puede programar cualquier cantidad de veces y se puede programar rápidamente en el trabajo, logrando así una configuración dinámica a nivel de placa y a nivel de sistema.

⑧CPLD tiene buena confidencialidad, pero FPGA tiene poca confidencialidad.

⑨ Generalmente, el consumo de energía de CPLD es mayor que el de FPGA, y cuanto mayor es el nivel de integración, más obvio es.

Material de referencia: Enciclopedia Baidu-CPLD y FPGA