Cómo mejorar el rendimiento del circuito integrado

Tecnología EDA para diseño de alto rendimiento

La disminución del rendimiento se ha convertido en uno de los mayores desafíos en el diseño actual de circuitos integrados nanométricos. Cómo desarrollar circuitos integrados de alto rendimiento y al mismo tiempo garantizar un alto rendimiento se ha convertido en un tema candente en el mundo académico y la industria en los últimos años. ?1? Tasa de rendimiento del chip En la producción de productos electrónicos, la cuestión de la tasa de rendimiento siempre ha recibido amplia atención en la industria porque está directamente relacionada con los costos de producción y las ganancias corporativas. Si el rendimiento del producto es demasiado bajo, los costos de producción aumentarán drásticamente, lo que no solo reducirá las ganancias corporativas, sino que también reducirá la competitividad del producto en el mercado e incluso hará que todo el proyecto del producto fracase. La importancia de las cuestiones de rendimiento también se refleja en el diseño y producción de circuitos integrados (CI), una industria de apoyo para productos electrónicos y industrias de TI. Además, el problema del rendimiento se vuelve más prominente en el diseño y producción de circuitos integrados, lo que está relacionado principalmente con las características del diseño y fabricación de circuitos integrados. En primer lugar, el proceso de producción de circuitos integrados es muy complejo. La producción de un chip a menudo requiere docenas o incluso cientos de pasos de proceso, y el ciclo de producción es largo. Las desviaciones en cualquier paso del proceso durante todo el proceso de fabricación afectarán al producto. producir. . En segundo lugar, la inversión en la producción de circuitos integrados es enorme. Una línea de producción ordinaria suele costar cientos de millones de dólares, y el costo de las líneas de producción avanzadas es aún más asombroso. Si el rendimiento de la cinta es demasiado bajo (menos del 30%), carecerá de competitividad en el mercado y será difícil ponerlo en producción en masa. ?Los problemas de rendimiento se han convertido ahora en uno de los factores clave que afectan los riesgos de inversión de las empresas de diseño y fabricación de circuitos integrados. Por lo tanto, muchos proyectos de desarrollo de CI incluso dudan en reducir adecuadamente los indicadores de rendimiento de CI para cumplir con los requisitos de rendimiento, de modo que el producto pueda al menos ingresar al mercado para recuperar la inversión. ?En los últimos años, la industria de TI se ha desarrollado rápidamente. Para lograr el alto rendimiento y la conveniencia de los productos de TI, la escala de los circuitos integrados ha seguido expandiéndose y el ancho de línea característico ha seguido reduciéndose. ?Hasta menos de 0,10 μm?. Las líneas de producción de 90 y 60 nm se están convirtiendo en la próxima generación de líneas de producción convencionales, y la disminución del rendimiento se ha convertido en uno de los mayores desafíos que enfrenta el diseño actual de circuitos integrados nanométricos. Además, con la amplia aplicación de productos inalámbricos, se han planteado mayores requisitos para el ancho de banda y la velocidad de respuesta del dispositivo. La investigación y el desarrollo de circuitos integrados de radiofrecuencia de alto rendimiento y circuitos integrados monolíticos de microondas (RFIC, MMIC), así como nuevos. Materiales, nuevos procesos, La adopción masiva de nuevos dispositivos ha traído desafíos sin precedentes al diseño de circuitos integrados. Estos factores han aumentado considerablemente la incertidumbre en el proceso de fabricación de circuitos integrados, lo que hace que el rendimiento de los productos de circuitos integrados sea más difícil de controlar. Debido a la importancia de las cuestiones de rendimiento, en la I+D actual de circuitos integrados, la consideración de las cuestiones de rendimiento ha penetrado en todas las etapas del diseño y fabricación de circuitos integrados. Cómo desarrollar circuitos integrados de alto rendimiento y al mismo tiempo garantizar un alto rendimiento se ha convertido en un tema candente en el mundo académico y la industria en los últimos años. En segundo lugar, utilizar la tecnología EDA para mejorar los rendimientos. Hay muchos factores que afectan los rendimientos de CI, pero provienen principalmente de dos aspectos: el primero es el impacto del nivel de la línea de proceso, las características del material y el medio ambiente. Si la línea de proceso es inestable durante el proceso de fabricación de circuitos integrados, se producirán desviaciones entre los resultados de fabricación y el diseño, lo que reducirá el rendimiento. Al mismo tiempo, diferentes materiales tienen diferentes técnicas de procesamiento y las dificultades de procesamiento también son factores importantes que afectan el rendimiento. Los factores ambientales como la temperatura, la humedad, etc. también afectarán la calidad del IC?, lo que resultará en una reducción del rendimiento. El aspecto más destacado en términos de proceso es el impacto de los defectos en el rendimiento. ¿Los defectos se deben a la inestabilidad de la línea de proceso del CI, lo que provoca cambios en la estructura ideal del CI, como deformación de tiras metálicas, aparición de partículas de polvo y objetos redundantes, etc. Estos problemas se resuelven principalmente mejorando y ajustando la línea de proceso y realizando el control de proceso (SPC). ?La segunda es la influencia desde el aspecto del diseño. Si el diseño de parámetros en el diseño de circuitos integrados no es razonable, provocará defectos en el rendimiento del circuito integrado y un bajo rendimiento. De manera similar, un diseño estructural poco razonable también puede causar problemas de rendimiento. Para abordar estos problemas, mejoramos principalmente el rendimiento mejorando los parámetros y el diseño estructural, agregando diseño estructural redundante, etc. Además del ajuste y control de la línea de proceso, que debe considerarse completamente en la etapa de fabricación, otros problemas relacionados con el rendimiento pueden resolverse o mejorarse en la etapa de diseño de circuitos integrados. Dado que los problemas de rendimiento se pueden considerar plenamente durante la etapa de diseño, los riesgos que conllevan se pueden evitar de manera efectiva. Por lo tanto, la tecnología EDA para el diseño de alto rendimiento ha recibido una atención cada vez mayor.

?En la actualidad, se han propuesto muchos métodos eficaces para utilizar la tecnología EDA para mejorar el diseño de rendimiento, tanto en términos de proceso como de diseño. El objetivo principal de estos métodos es resolver los siguientes tres problemas: 1. Reducir el error entre diseño y fabricación. ?Se refiere principalmente a errores causados ​​por factores como el proceso, los materiales y el medio ambiente. Se logra principalmente mejorando la línea de proceso, mejorando los materiales y el medio ambiente y mejorando la precisión del modelo (estableciendo un modelo de simulación de componentes que considera múltiples factores) para realizar el proceso. Los parámetros de diseño son consistentes con Los parámetros después del procesamiento son básicamente los mismos. Por ejemplo, utilizando tecnología estadística en procesos submicrónicos ultraprofundos, mediante análisis estadístico y simulación Monte Carlo de datos de prueba, se establece un modelo estadístico para las características de distribución estadística de las desviaciones de parámetros y puntos de falla (defectos), y aquí la sensibilidad básica. se llevan a cabo análisis, análisis de rendimiento y optimización para mejorar efectivamente la tasa de rendimiento. Otro ejemplo es el uso de tecnología OPC (corrección óptica) para corregir figuras geométricas irregulares que no son consistentes con el diseño original producido durante el proceso de fotolitografía para reducir el riesgo; de errores del diseño original. Otro ejemplo es el proceso submicrónico ultraprofundo a medida que aumenta la frecuencia y disminuye el tamaño de la característica, surgen varios efectos de alta frecuencia en las líneas de interconexión, lo que genera muchos problemas complejos, como la integridad de la señal, que provocan desviaciones en los parámetros de diseño. Establecer un modelo de línea de interconexión eficaz y realizar una simulación rápida de la red de líneas de interconexión también es una cuestión importante que debe resolverse con urgencia para un diseño de alto rendimiento. ?2. Estimación de rendimiento. ?Es decir, antes de que la producción entre en producción, se utilizan herramientas EDA para predecir la tasa de rendimiento en función de las condiciones específicas del proceso y el diseño. Si la tasa de rendimiento no puede alcanzar el objetivo predeterminado, se pueden tomar medidas como una mayor mejora del producto. Es necesario diseñar y ajustar el proceso para aumentar la tasa de rendimiento y reducir los riesgos de inversión. Por ejemplo, en el diseño de circuitos integrados de muy gran escala (VLSI), para evitar el impacto de los defectos del proceso en el rendimiento, se analiza la distribución estadística de los defectos para obtener los resultados de la estimación del rendimiento. ?3. Optimización del rendimiento. ?Cuando la tasa de rendimiento es baja, utilice algunas herramientas para optimizar los resultados de rendimiento (principalmente en referencia a la optimización del diseño). Por ejemplo: el método de centrado de diseño ajusta los valores de los parámetros de diseño al centro del área de distribución de valores de parámetros para evitar el impacto en el rendimiento del circuito causado por perturbaciones aleatorias en el proceso, mejorando así la tasa de rendimiento. ?Tres?Algoritmos de diseño de rendimiento de uso común? Los métodos de optimización y análisis de rendimiento actuales se pueden dividir aproximadamente en dos categorías. Uno es el método numérico, que estima y optimiza la tasa de rendimiento de acuerdo con las características de la ecuación del circuito. velocidad y resultados de estimación altos. Tiene características precisas, pero su flexibilidad es pobre y difícil de aplicar a circuitos complejos. El otro son los métodos estadísticos, principalmente el método de Monte Carlo y sus métodos mejorados. Este método es simple y flexible y puede usarse. para análisis de rendimiento y análisis de circuitos complejos Optimización, pero su precisión depende de la precisión del modelo de simulación y el número de simulaciones, y su eficiencia informática también está relacionada con la complejidad del modelo y el número de simulaciones. 1. Método numérico La investigación sobre análisis de rendimiento y tecnología de optimización basada en algoritmos numéricos (también llamados algoritmos geométricos en alguna literatura extranjera) se llevó a cabo ya en las décadas de 1960 y 1970, y en ese momento estaba dirigida principalmente a circuitos. Cuestiones de rendimiento y análisis de tolerancia y otras cuestiones. Con la aparición de los circuitos integrados, la mayoría de estos algoritmos también se utilizan en el análisis y optimización del rendimiento de los circuitos integrados. Los métodos numéricos tienen las características de alta eficiencia operativa y cálculos precisos, y aún desempeñan un papel importante en el diseño de circuitos integrados. El principio básico del algoritmo de análisis de rendimiento basado en el método numérico es: con base en los indicadores de rendimiento y las ecuaciones del circuito del diseño del circuito, calcular el área de distribución de los parámetros de diseño del circuito aceptable (circuito que cumple con el producto terminado). indicadores) (en lo sucesivo, área aceptable), y luego comparando el área aceptable con el área de distribución del rango de error de los parámetros de diseño del circuito en el proceso de fabricación (denominada área de distribución de parámetros), se obtiene una estimación Se obtiene el rendimiento bajo los parámetros de diseño actuales. Si el rendimiento es demasiado bajo, se pueden ajustar los valores de los parámetros del diseño y cambiar el área de distribución de parámetros para mejorar el rendimiento (optimización del rendimiento). Aunque el principio del método numérico es simple, existen muchos problemas en el diseño de circuitos reales: primero, el problema de la dimensión de los parámetros. A menudo hay docenas o incluso cientos de parámetros del circuito que deben analizarse y resolverse. Un hiperelipsoide. A medida que aumentan los parámetros del circuito, la carga de trabajo del análisis del circuito aumenta geométricamente, lo que trae grandes dificultades para el análisis final y la solución del rendimiento.

El segundo es la complejidad de la ecuación del circuito. Con la mejora de los indicadores de rendimiento de los circuitos integrados y la aplicación de nuevos materiales y nuevos dispositivos, es necesario considerar cada vez más factores en el análisis, como el acoplamiento, la dispersión, el efecto piel, etc. La dificultad para resolver las ecuaciones del circuito aumenta considerablemente, lo que puede llevar a que el problema de rendimiento final sea irresoluble. Por supuesto, se pueden usar algunas fórmulas degeneradas y métodos simplificados para el procesamiento, pero esto hará que la precisión del análisis de rendimiento y los resultados de optimización se centren principalmente en la precisión en cuestiones de rendimiento, es decir, la coherencia de los resultados con la realidad, en lugar de la precisión. Es decir, los requisitos de precisión no son demasiado estrictos) y se reducen considerablemente. El tercer problema es la forma de la función de respuesta. En la optimización del rendimiento, actualmente se utilizan principalmente el método de Newton, el método de mínimos cuadrados y sus algoritmos mejorados. Cuando la función de respuesta es convexa, puede converger más rápido y obtener resultados de optimización. adecuado para La función de respuesta es cóncava. Actualmente, los algoritmos comúnmente utilizados en el análisis y optimización del rendimiento incluyen el método de corte lineal, el método de aproximación simplex, el método de recocido simulado, el método latino, el método elíptico (¿técnica elipsoidal?), etc. ?En los últimos años, debido al rápido desarrollo del límite de CI? Con el desarrollo de la tecnología informática y la amplia aplicación de la tecnología de modelado y simulación, las herramientas de optimización y análisis del rendimiento de CI basadas en tecnología estadística se han convertido gradualmente en las principales herramientas de rendimiento en EDA. ?2.Métodos estadísticos (métodos de diseño estadístico)? El núcleo del análisis de rendimiento estadístico y los algoritmos de optimización (llamados métodos de diseño estadístico en alguna literatura) es el método de Monte Carlo. El método Monte Carlo, también conocido como método de simulación aleatoria por ordenador, es un método de cálculo basado en "números aleatorios". Este método tuvo su origen en el "Proyecto Manhattan" en el que Estados Unidos desarrolló la bomba atómica en la Primera Guerra Mundial. Uno de los anfitriones del proyecto, el matemático von Neumann, nombró este método en honor a la mundialmente famosa ciudad de los casinos, Monte Carlo, en Mónaco, que arrojó una capa de misterio sobre él. De hecho, la idea básica del método de Montecarlo fue descubierta y utilizada por la gente hace mucho tiempo. Ya en el siglo XVII, la gente sabía que la "frecuencia" de ocurrencia de eventos se utilizaba para determinar la "probabilidad". de un evento. En el siglo XIX, la gente utilizaba el método de prueba con aguja para determinar pi. La aparición de las computadoras electrónicas en la década de 1940, especialmente la aparición de las computadoras electrónicas de alta velocidad en los últimos años, ha hecho posible utilizar métodos matemáticos para simular tales experimentos en grandes cantidades y rápidamente en las computadoras. ?Los problemas de la informática científica son mucho más complejos que esto. Por ejemplo, en la estimación de precios y riesgos de transacción de derivados financieros (opciones, futuros, swaps, etc.), la dimensionalidad del problema (es decir, el número de variables) puede llegar a cientos o incluso miles. Para este tipo de problemas, la dificultad aumenta exponencialmente a medida que aumenta el número de dimensiones. Este es el llamado "¿Curso? Dimensionalidad", y los métodos numéricos tradicionales son difíciles de manejar (incluso con las computadoras más rápidas). El método de Monte Carlo se puede utilizar bien para abordar la maldición de la dimensionalidad porque la complejidad computacional del método ya no depende de la dimensionalidad. Como resultado, ahora se pueden resolver problemas que antes eran imposibles de calcular. En el pasado, muchos métodos de rendimiento de circuitos se basaban en programación no lineal, como el método de corte lineal, el método de aproximación simplex, etc. Estos métodos transforman el problema de rendimiento en un problema de valores extremos restringidos. Aunque son relativamente simples en el establecimiento de modelos matemáticos, son muy complejos en el cálculo. A medida que se expande la escala de productos de circuitos, cada vez se involucran más parámetros de circuito en los cálculos y las funciones de restricción se vuelven cada vez más complejas. Estos métodos ya no son adecuados para calcular el rendimiento del circuito. ?Con el rápido desarrollo de la tecnología informática, en las décadas de 1960 y 1970 surgió un nuevo método de análisis de rendimiento de circuitos: el método de análisis de rendimiento de Monte Carlo. Este método se basa en la idea básica del método Monte Carlo y utiliza simulación aleatoria por computadora para calcular el rendimiento de los productos del circuito. Para circuitos más grandes y complejos, los resultados del análisis se pueden obtener en un tiempo más corto, mejorando así en gran medida la eficiencia. Análisis de rendimiento del circuito. El método de análisis de rendimiento de Monte Carlo sigue siendo un método de análisis de rendimiento de circuitos de uso común. ?El rendimiento obtenido por el método de Monte Carlo es sólo una estimación estadística aproximada del rendimiento real, y esta estimación estadística aproximada está relacionada con el tamaño de la escala de muestreo de parámetros. Cuanto mayor sea el tamaño de la muestra, más precisa será la estimación estadística.

Normalmente, se requieren cientos o incluso miles de pruebas para obtener una estimación razonable. Para redes de circuitos a gran escala, el costo computacional del análisis de circuitos es considerable, lo que a menudo limita el alcance de aplicación del método Monte Carlo. La simple aplicación del método Monte Carlo no puede lograr el mejor rendimiento, los mejores parámetros y la mejor tolerancia. A pesar de esto, el método de Monte Carlo sigue siendo el método más básico en el diseño estadístico de circuitos, y tiene importantes ventajas, tales como: aunque la precisión del cálculo tiene una relación cuadrada con la escala de muestreo, la escala de muestreo no tiene nada que ver con la número de parámetros a encontrar; El método en sí es relativamente simple y fácil de programar; el método de Monte Carlo no tiene nada que ver con la forma del área aceptable del producto, es decir, si es un dominio convexo. lo que sin duda es una ventaja para aplicar este método al problema de optimización del rendimiento. Debido a las ventajas anteriores, el método de Monte Carlo sigue siendo un método potente y de uso común en el diseño estadístico de circuitos. El principio básico del algoritmo de rendimiento basado en el método de Monte Carlo: primero, se supone que la distribución de parámetros se basa en las características de los parámetros en el circuito (generalmente una distribución normal con parámetros específicos) y un algoritmo de números pseudoaleatorios por computadora. se utiliza para generar un lote de Asuma puntos de muestra distribuidos, sustituya los valores de los puntos de muestra en el modelo de simulación de circuito, realice una simulación de circuito y haga estadísticas sobre los puntos de muestra calificados comparando los resultados de la simulación con los indicadores de calificación del producto terminado predeterminados. Entonces, la relación entre el número de puntos de muestra calificados y el número total de puntos de muestra es el valor estimado. ?Aunque el principio del método Monte Carlo es relativamente simple, las siguientes cuestiones clave deben resolverse en aplicaciones prácticas: ?2.1. “Dado que la distribución real de los parámetros del circuito debe obtenerse mediante una gran cantidad de pruebas, a menudo se utilizan distribuciones hipotéticas en lugar de distribuciones reales en aplicaciones prácticas. Entonces, la desviación entre la distribución hipotética y la distribución real se convierte en la clave para la precisión de la distribución. estimación de rendimiento. Además, los algoritmos mejorados se utilizan a menudo en aplicaciones prácticas. La mayoría de estos algoritmos se derivan de distribuciones supuestas para reducir el número de simulaciones. Si la diferencia entre la distribución supuesta y la distribución real es grande, la estimación final del rendimiento puede ser errónea. ?2.2. Número de simulaciones. ?Actualmente, el número de simulaciones en el análisis de rendimiento general basado en Monte Carlo es de 200 a 2000 veces. Dado que la precisión del método Monte Carlo es proporcional al cuadrado del número de simulaciones, es decir, cuanto mayor sea el número de simulaciones, más precisa será la estimación del rendimiento. Sin embargo, a medida que aumenta el número de simulaciones, el tiempo de todo el análisis de rendimiento aumenta significativamente. Especialmente para circuitos más complejos, una simulación lleva mucho tiempo, lo que puede provocar que el análisis de rendimiento demore varios días, lo que genera grandes inconvenientes para el trabajo posterior de mejora del rendimiento. El número de simulaciones es un tema clave que afecta el rendimiento del algoritmo de análisis de rendimiento. Actualmente se resuelve principalmente desde dos aspectos: uno es diseñar una estrategia de muestreo y simular los puntos de muestra con características de distribución de parámetros para reducir el número de simulaciones. tales como: método de muestreo del sistema, método de muestreo de importancia, etc. Otro método mejora la eficiencia del análisis de rendimiento al reducir el tiempo de simulación única, basándose principalmente en las características del modelo de simulación del circuito, construyendo un modelo rápido para reemplazar el modelo original para la simulación, como por ejemplo: utilizando métodos de redes neuronales artificiales, métodos de lógica difusa. , los modelos estadísticos esperan. ?2.3. Problema de precisión del modelo. La herramienta EDA se basa en el modelo de componentes del circuito. La precisión del modelo afecta directamente la precisión de los resultados de la simulación. De manera similar, en el análisis de rendimiento, si la precisión del modelo es deficiente, los resultados del análisis serán inexactos. “Debido a que los métodos de diseño estadístico no están limitados por las características del circuito, son simples y flexibles y tienen cálculos precisos, se han convertido en una parte importante de la tecnología EDA diseñada para altos rendimientos. Actualmente, muchas herramientas EDA a gran escala de renombre internacional, como: Agilent. ® ADS, Cadence, Synopsys®, etc. integran paquetes de herramientas estadísticas especializadas o módulos de herramientas de diseño estadístico para cumplir con los requisitos del diseño de alto rendimiento. Con el desarrollo de la tecnología de circuitos integrados, aumenta la dificultad del diseño. La tecnología EDA basada en métodos de diseño estadístico para el diseño de alto rendimiento tendrá un mejor lugar en el diseño de circuitos integrados. ?4? Perspectivas de desarrollo? A medida que la competencia entre las empresas de I+D y de fabricación se vuelve cada vez más feroz, la cuestión del rendimiento, como factor clave que afecta los beneficios económicos de las empresas, se ha convertido en un peso importante para que las empresas de diseño y fabricación de CI mejoren sus resultados. Competitividad en el mercado de productos. Actualmente, muchas grandes empresas de diseño y fabricación de circuitos integrados cuentan con equipos de rendimiento dedicados. Y han surgido muchas empresas de servicios de diseño de circuitos integrados para resolver el problema del rendimiento.

Por ejemplo, PDF Solutions es un proveedor de soluciones de optimización del rendimiento para fábricas y fundiciones. Actualmente está interesado en expandirse al campo EDA y ha lanzado una herramienta pDfx, que se puede utilizar en circuitos integrados digitales. mejora los diseños y mejora los rendimientos. Se espera que el uso anual del software sea de 150 000 dólares. Ha habido un aumento en el desarrollo de herramientas EDA. Se han lanzado nuevas herramientas EDA de rendimiento casi todos los años desde 2002. Por ejemplo, en 2003, ChipMD lanzó el software de herramienta de optimización de rendimiento DesignMD. Las estadísticas de procesamiento de datos y las condiciones de operación ajustan el tamaño de los analógicos/. transistores de dispositivos de señal mixta para aumentar el rendimiento en un 30% y mejorar el rendimiento en un 50%. El software se ejecuta en plataformas Unix® y Linux® y tiene un precio de 50.000 dólares por un año de uso. En los últimos años, muchas empresas de EDA establecidas, como Cadence y Synopsys, también han lanzado kits de herramientas de optimización del rendimiento, como la herramienta Encounter Diagnostics lanzada por Cadence, SPayn lanzada por Silvaco, etc. Y vale la pena mencionar que algunas pequeñas empresas de EDA simplemente utilizan herramientas de diseño estadístico DFY (Design for Yield) como productos y han logrado un desempeño en el mercado muy gratificante, como: Crystal Yield de ZKOM Company, DesignMD de ChipMD Company, etc. ¿Se ve que la tecnología DFY basada en tecnología estadística es muy elogiada por la industria y la estadística DFY-EDA tiene buenas perspectivas de mercado? Las herramientas EDA para diseño de alto rendimiento se han convertido en un nuevo punto de crecimiento en la industria del software EDA. En la actualidad, se han llevado a cabo muchas investigaciones en esta área en China, como la investigación de la Universidad de Ciencia y Tecnología Electrónica de Xi'an sobre los problemas de rendimiento funcional de los circuitos integrados causados ​​por defectos y la investigación de la Universidad de Zhejiang sobre el uso de tecnología de corrección óptica. (OPC) para mejorar la tasa de rendimiento de IC, etc. han logrado mejores resultados. Sin embargo, debido al desarrollo tardío de nuestra industria nacional de software EDA, actualmente existen pocas herramientas EDA comerciales con derechos de propiedad intelectual independientes para diseños de alto rendimiento en China. La industria de circuitos integrados de mi país se encuentra en una etapa de rápido desarrollo. Es muy importante seguir investigando la tecnología EDA para el diseño de alto rendimiento y mejorar el desarrollo del software de herramientas EDA para mejorar el nivel de tecnología de circuitos integrados de mi país y la competitividad de los circuitos integrados. Empresas de diseño y fabricación. Es de gran importancia y tiene un papel muy importante en la promoción del desarrollo de la industria de software EDA de mi país.

--------------------------

El impacto del diseño del chip dentro de la oblea en el rendimiento

Por lo general, en el diseño del chip dentro de la oblea, siempre es necesario encontrar una manera de hacer que cada oblea contenga la cantidad máxima de chips, para tener la mayor productividad del chip. Sin embargo, la producción de chips también se ve afectada por muchos otros factores, especialmente el tiempo de exposición de la máquina de exposición gradual y repetida y el número de pruebas en la estación de sonda. Esto significa que una determinada estrategia de diseño para los chips dentro de una oblea no necesariamente dará como resultado el mayor rendimiento. WaferYield Inc. resumió las condiciones de producción de 16 empresas de fabricación de circuitos integrados y, después de una investigación, inventó un mejor método de diseño de chips dentro de la oblea, que puede mejorar el rendimiento del chip y, por lo tanto, aumentar la producción. El uso de este método puede aumentar el rendimiento de la viruta en un 6%.

Ron Sigura, presidente y director ejecutivo de WaferYield, dijo: "Descubrimos que utilizando dos métodos diferentes de diseño de chips en una oblea se puede diseñar para obtener el mismo número de chips, pero la salida del paso-repetición máquina de exposición. La diferencia puede llegar hasta el 18%", explicó. En promedio, se utiliza el 7% de la capacidad de una máquina de exposición de escaneo o repetición por pasos para producir el 1% del total de chips en el borde de la oblea. y el producto terminado de estos chips el precio es muy pequeño. El sistema de diseño de área de chip/campo de exposición WAMA (Wafer Mapping) de su empresa puede considerar de manera integral factores como el rendimiento, la eficiencia de producción de las máquinas de exposición y los equipos de prueba, los costos de inversión y el rendimiento, y puede optimizar varios parámetros en su conjunto y, finalmente, obtener un chip óptimo. resultados del diseño. “Es posible que este enfoque de diseño equilibrado no maximice la cantidad de chips por oblea, pero maximizará el rendimiento general y la eficiencia de producción.

”

Este método de investigación muestra que aproximadamente la mitad de las empresas utilizan métodos de diseño manual, mientras que la otra mitad utiliza software interno para diseñar para maximizar la cantidad de chips en la oblea. La estrategia de disposición también se utiliza para minimizar el número total de áreas de exposición dentro de la retícula. Sin embargo, el punto de partida de este enfoque es asumir que todas las áreas de exposición de la retícula usan la misma cantidad de máscaras. WaferYield dijo que hoy en día este método ya no es correcto, porque algunas áreas de exposición de retículas solo contienen capas de CMP (de 3 a 7 máscaras), mientras que otras áreas de retículas contienen un conjunto completo de máscaras (máscaras de 16 a 30 capas). Las áreas CMP requieren mucho menos tiempo de exposición que otras áreas. Además, Cadouri también cree que el tiempo de exposición de todas las áreas no es el mismo, y Blading un área de retícula lleva más tiempo que un área normal. "Los resultados de nuestra simulación del tiempo de exposición paso a paso muestran que incluso si el número de chips es exactamente el mismo, el tiempo de proceso requerido para la exposición paso a paso diferirá entre un 4 y un 18 % para diferentes métodos de diseño.

En el proceso de exposición paso a paso, con respecto a la exposición de la máquina de exposición repetida por pasos, reevaluaron el tiempo de exposición de algunos chips en el borde de la oblea y descubrieron que puede desempeñar un papel determinado en la mejora de algunas eficiencia de producción, por ejemplo, si el campo de luz de exposición de la máquina de exposición repetida por pasos se puede utilizar al mismo tiempo si se exponen cuatro chips, el proceso de registro puede tardar más cuando se expone en el borde de la oblea. de los chips no contribuirá al rendimiento porque solo una parte del patrón de retícula está dentro de la oblea.

En cuanto a las pruebas, los usuarios generalmente primero hacen el diseño de medición de los chips en la oblea y luego generan la oblea. diagrama de diseño de prueba correspondiente. Sin embargo, el software WAMA puede generar el diseño de prueba de la oblea en función de algunas restricciones durante la prueba.

Quizás la mayor ventaja de esta estrategia de diseño es que no requiere ningún cambio en el proceso de producción. y es compatible con todas las máquinas de exposición de paso y repetición y máquinas de exposición de escaneo utilizadas por los fabricantes de chips. Puede ayudar a los ingenieros en todos los aspectos del diseño, la fabricación, el embalaje y las pruebas. --------------

Método de mejora del rendimiento basado en morfología y métodos de programación lineal

El valor máximo del elemento estructural correspondiente a cada punto de la señal; mientras que la corrosión en escala de grises "desliza" el elemento estructural cerca de la parte inferior de la señal, la trayectoria dibujada por su origen se registra como: f⊕g, fg. La operación de expansión (o erosión) en la imagen en escala de grises. dos efectos: si los valores de los elementos estructurales son positivos, la imagen de salida será más grande que la imagen de salida. La imagen humana será brillante (u oscura) según el valor de gris de los detalles oscuros (o brillantes); La imagen de entrada y su forma en relación con los elementos estructurales se reducen o eliminan en la operación. Las operaciones de apertura y cierre se pueden utilizar para extraer características o suavizar la imagen. La operación de apertura de la imagen en escala de grises puede eliminar las estructuras convexas. la imagen que no coincide con la forma de la función de estructura, conservando aquellas que son consistentes con la estructura convexa, mientras que la operación de cierre completará aquellas estructuras cóncavas que no coinciden con la función de estructura en la imagen, conservando aquellas que coincidan;

Capítulo 5 Investigación sobre el método de área clave 21

Capítulo 5 Investigación sobre el método de área clave

Este capítulo analiza primero el concepto de área crítica y su importancia para. La investigación produce, luego estudia los modelos básicos de área crítica abierta y corta existentes, analiza sus deficiencias y propone mejoras clave en el modelo de aplicación de área, sobre la base del cual se diseña el algoritmo de extracción de área crítica. Finalmente, se estudia el método de análisis de sensibilidad a fallas. Se analiza la unidad del método MC y el método del área crítica en el análisis de sensibilidad a fallas.

5.1 Descripción general del método del área crítica

Se puede describir la sensibilidad de los circuitos integrados a los defectos de fabricación. por área crítica (Área

crítica) Generalmente se cree que la definición de área crítica es: la aparición de defectos en el chip del circuito integrado El área del área especial que debe causar fallas en el circuito. Usando el concepto de área crítica, el número promedio de fallas causadas por un determinado tipo de defecto de fabricación en el chip se puede expresar como: Aav?D

producto, donde D es la densidad promedio de defectos de este tipo de defecto.

Aav se puede expresar como: (3.1) donde λ es el número promedio de fallas causadas por este tipo de defecto de fabricación en el chip, y Aav es la superficie crítica promedio de este tipo de defecto

(3.2) Aav?A(R)h (R)dRR0R donde A(R) es el área crítica del defecto en el chip con un tamaño de partícula de Ancho, RM es el tamaño máximo de partícula del defecto. La propuesta de área crítica implica un concepto importante: cuando aparece un defecto con un tamaño de partícula R en el chip durante el proceso de fabricación, el defecto no necesariamente causa una falla en el circuito. Si puede causar una falla depende de si su ubicación está en la composición. . en áreas especiales de área crítica.

a. El defecto cae en el área crítica y causa una falla b. El defecto no causa una falla si no está en el área crítica.

Figura 3.1 Diagrama esquemático. del área crítica que causa la falla del circuito

La situación en la que el área crítica determina si un defecto causa una falla se muestra en la Figura 3.1

22 Método de mejora del rendimiento basado en morfología y lineal métodos de programación

5.2 Investigación sobre el modelo básico del área crítica

Existen muchos tipos de defectos de fabricación, pero las fallas funcionales causadas en el circuito se pueden dividir principalmente en circuitos de línea abierta, cortocircuitos en la capa conductora y cortocircuitos entre capas conductoras. Entre ellos, las fallas de circuito abierto son causadas principalmente por defectos en los conductores faltantes, mientras que las fallas por cortocircuito son causadas principalmente por defectos redundantes de conductores, y los cortocircuitos entre capas son causados ​​​​principalmente por defectos por orificios. De acuerdo con el mecanismo de falla de cada defecto, es necesario establecer en consecuencia el modelo de área crítica de varios defectos.

Figura 3.2 Una línea metálica de longitud L y ancho W en un chip Y×X

5.2.1 Modelo básico de área crítica de circuito abierto

Considere la diagrama en la Figura 3.2 Como se muestra en el modo de diseño simple, se deposita una línea de metal con una longitud L y un ancho W (L>W)

Rc=R-W Ac(R)=(R-W)L

2W≤R W

Figura 3.3 Área clave para circuito abierto de alambre metálico largo

Capítulo 5 Investigación sobre el método de área clave 23

La longitud de Yu es Y (Y ?L), en un sustrato aislante con un ancho de X, considere el impacto del defecto del objeto faltante que causa un circuito abierto en el metal. Para que un defecto de objeto faltante cause un circuito abierto en una línea de metal, se deben cumplir dos condiciones: primero, el diámetro del círculo del defecto debe ser mayor o igual al ancho de la línea, segundo, el centro del círculo del defecto; debe caer en el área sombreada como se muestra en la Figura 3.3. Cuando se cumplen estas dos condiciones, el centro del círculo del defecto debe ubicarse en una región con longitud L y ancho Rc, y la línea metálica debe estar completamente desconectada. En este caso, Rc y Ac(R) se pueden expresar como:

Rc?R?WAc(R)?Rc?L(3.3) (R?W)L

Defina la relación entre el ancho del área de falla Rc y el ancho de la viruta W como el núcleo de falla (equivalente (basado en la tasa de falla normalizada), denotado como K(R?W). De esta forma, Ac(R) se puede expresar como:

Ac(R)?AchipK(R?W)

(3.4)

Figura 3.4 Cable metálico largo Núcleo de falla de circuito abierto

Donde Achip representa el área del chip. El núcleo de falla de un cable metálico largo se muestra en la Figura 3.4. El núcleo de falla se puede expresar como: 0,?R?WK(R?W)?, X 1,0?R?WW?R?W?XR? W?X( 3.5)

24 Método de mejora del rendimiento basado en morfología y métodos de programación lineal

Figura 3.5 Características del núcleo de falla de circuito abierto de líneas metálicas largas

Se puede saber por el núcleo de falla que cuando R es menor que W, el defecto del objeto faltante no puede hacer que la línea de metal se abra, es decir, la tasa de falla es 0. ¿Cuándo R W?

De (3.4), el área clave es:

0?R?W?0, (3.6) ?Ac(

R)?L(R?W),W? R ?W?X ), el área crítica es igual a la suma de las áreas críticas de las dos líneas de metal, pero cuando el tamaño de partícula del defecto es mayor que (2W?S), aparece un área superpuesta entre las áreas de falla, como como se muestra en la Figura 3.8, la longitud del área de superposición es xov?R?( 2W?S),

Entonces el ancho del área de falla es: (3.7) Rc?

2(R?W)?xov

La figura 3.6 tiene dos diagramas de unidades de cableado de líneas conductoras