Estructura del multiplexor en FPGA del multiplexor
Un dispositivo FPGA típico contiene principalmente tres tipos de recursos básicos: bloque lógico programable (CLB), recursos de cableado y módulos de entrada/salida programables. El bloque lógico programable está rodeado por canales de recursos de cableado prefabricados y los módulos de entrada/salida programables están distribuidos alrededor de la FPGA. Además de los tres recursos anteriores, la FPGA generalmente también contiene recursos opcionales como bloque RAM y multiplicadores.
Entre los diversos recursos de FPGA, el bloque lógico programable es la unidad básica para realizar funciones de usuario. Cada bloque lógico programable contiene 1 matriz de interruptores de interconexión y 4 SLICE, donde cada SLICE incluye 2 tablas de búsqueda. (LUT), 2 flip-flops y algunos multiplexores. La matriz del interruptor de interconexión consta principalmente de cables de diferentes longitudes y múltiples interruptores de cableado. La estructura típica del interruptor de cableado se muestra en la Figura 1.
Como se puede ver en la Figura 1: Cada interruptor de cableado consta de un multiplexor, un búfer y algunas celdas SRAM programables. Entre ellos, el multiplexor es un puente que conecta varias pistas de cableado y bloques lógicos programables, y su estructura tiene un gran impacto en el rendimiento y el consumo de energía de FPGA. El tamaño de los multiplexores en una FPGA varía de 1 en 4 a 1 en 30, dependiendo de la longitud de los cables conducidos por el multiplexor. La Figura 2 muestra la estructura del circuito a nivel de transistor de un multiplexor de 1 a 16.
En el lado izquierdo del multiplexor hay 16 líneas de entrada, que se utilizan para conectar recursos como pistas de cableado o bloques lógicos programables S1~S6 representan 6 unidades SRAM programables mediante la configuración del contenido de la SRAM. unidad, seleccione una de las 16 líneas de entrada como terminal de entrada efectiva. Por ejemplo, cuando el valor de almacenamiento de la unidad de almacenamiento S1 ~ S6 es "000100", se selecciona la línea de entrada I3 y la ruta efectiva por la que pasa la señal es. se muestra la línea de puntos en la Figura 2. La parte principal del multiplexor es el transistor de transmisión. Dado que los transistores NMOS tienen una alta eficiencia de migración de portadora y una velocidad de circuito rápida, todos los transistores de transmisión en el multiplexor se implementan con transistores NMOS.