Cómo crear un nuevo proyecto Quartus
Paso 2: Seleccione Archivo-gt; Asistente para nuevo proyecto en la barra de menú para crear un nuevo proyecto.
Paso 3: Aparecerá el cuadro de diálogo del nuevo proyecto, haga clic en "Siguiente", "Siguiente".
Establezca la ruta de almacenamiento del proyecto, el nombre del proyecto y el nombre del archivo de nivel superior en secuencia, como se muestra en la figura. Aquí colocamos todos los archivos relacionados con el proyecto en la carpeta prj para facilitar la administración de los archivos del proyecto. y el archivo de código fuente, mientras mantiene el nombre del proyecto coherente con el nombre de la entidad de nivel superior, continúe con el siguiente paso.
Paso 4: Agregue el archivo de diseño. No necesitamos agregarlo en este paso. Crearemos el archivo de código correspondiente más adelante.
Paso 5: seleccione el dispositivo FPGA, como se muestra en la figura. La serie de dispositivos que elegimos aquí es la serie CycloneIV, el paquete es FBGA, el número de pines es 256 y el grado de velocidad es 8. . Cuanto menor sea el nivel de velocidad aquí, más rápida será la velocidad. El modelo específico de nuestra FPGA aquí es EP4CE6F17C8. Este cuadro de diálogo le permite conocer los recursos básicos del dispositivo. Aquí presentaré brevemente los nombres de estos recursos y, en capítulos posteriores, también entraremos en detalles sobre los recursos internos y la estructura de la FPGA.
1. CoreVoltage es el voltaje del núcleo y el voltaje del núcleo del Cyclone IV es 1,2 V.
2. LE es la unidad lógica más básica de Altera. LE representa todos los recursos lógicos de la FPGA. La cantidad de recursos lógicos en nuestro chip es 6272.
3. Las E/S de usuario representan la cantidad de IO de usuario, aquí está ****.
3. Las E/S de usuario representan la cantidad de IO de usuario, aquí está * ** *.
4. Los bits de memoria y los elementos de 9 bits del multiplicador integrado son en realidad lo mismo. Este último se conoce como M9K para abreviar. M9K se refiere a RAM con un ancho de bits de 9 bits. de 1K. Aquí hay 30 M9K. Calculamos que 9 * 1024 * 30 = 276480 son bits de memoria.
5. Bucle de bloqueo de fase PLL, hay dos bucles de bloqueo de fase en su interior.
6. Reloj global El número de redes de reloj global, son 10 en una.
Paso 6: Configurar la herramienta EDA Aquí configuramos la herramienta de simulación, usamos el Modelsim predeterminado
-Altera y seleccionamos Verilog como idioma. No recomendamos que utilice Modelsim-Altera en el futuro. Este último es más versátil.
Paso 7: Resume la información básica sobre el nuevo proyecto. En este punto, se completa la creación del proyecto.