¿Puede el compilador Quartus II sintetizar operadores de multiplicación y división en archivos verilog?

El compilador Quartus II puede sintetizar operadores de multiplicación y división en archivos verilog. Los circuitos de multiplicación y división a nivel de puerta RTL sintetizados por estos operadores son los circuitos de multiplicación y división proporcionados por el núcleo IP de Altera. El modo de multiplicación y división configurado en megaweizard en realidad llama a estos núcleos IP, por lo que los recursos requeridos por estos operadores están relacionados principalmente con. su archivo verilog relacionado.

Entonces, si está utilizando un núcleo IP, los recursos requeridos por estos operadores en realidad están relacionados en su mayoría con la descripción en el código Verilog.

Entonces, si combinas los archivos multiplicador y divisor generados por megaweizard para obtener el sistema general que deseas dependiendo de lo que quieras hacer, encontrarás que el circuito descrito por el código verilog y los multiplicadores generados por megaweizard requiere casi los mismos recursos que los circuitos generados por los divisores, y los circuitos requieren los mismos recursos. Encontrarás que el circuito descrito por el código verilog requiere casi los mismos recursos que el circuito generado usando los multiplicadores y divisores generados por megaweizard, la única diferencia es la cantidad de registros utilizados, no sé si eso ayuda.