¿Cómo simular el núcleo IP de Xilinx en ModelSim después de generarlo? 1. ModelSim puede compilar y agregar bibliotecas Xilinx directamente. El ise actual (busque en herramientas xilinx en el menú de inicio) tiene herramientas para usar ModelSim directamente para compilar bibliotecas. Después de compilar la biblioteca, puede agregarla al entorno de simulación de ModelSim. Modifique modelsim.ini en el directorio de instalación de modelsim para agregar estas bibliotecas. Durante la simulación, solo necesita completar el archivo .v que genera la IP. \x0d\2, es mejor escribir tb usted mismo. Algunas ips de xilinx son parte de tb, pero estas tb solo lo ayudan a comprender el propósito de ip y no tienen ningún valor práctico, como mac ddr, etc.

\Adjunto aquí están mis notas sobre la compilación de la biblioteca de simulación hace N años. En ese momento, las versiones de ModelSim e ise eran versiones muy tempranas, pero el principio sigue siendo el mismo (primero, hay que cambiar los modelos en im.ini para que se pueda escribir). En modo de línea de comando Ejecute en: \compxlib -s mti_se -l all -f all -p D:\Modeltech_6.1c\win32"/x0d\ La biblioteca compilada se coloca en: D:\Xilinx\10.1 (ISE\vhdl\ mti_se\x0d\ D:\Xilinx\10.1 (ISE\verilog\mti_se\x0d\ Una vez completada la compilación, agregue el siguiente contenido a modelsim.ini: (x0d\\UNISIMS_VER =d:\Xilinx\10.1ISE\verilog\mti_se \unisims_ver\x0d\UNIMACRO_VER = d:\Xilinx\10.1\ISE\verilog\mti_se\unimacro_ver\x0d\UNI9000_VER = d:\Xilinx\10.1ISE\verilog\mti_se\uni9000_ver\x0d\SIMPRIMS_VER =d:\Xilinx\10.1 \ISE\verilog\mti_se\ simprims_ver\x0d\XILINXCORELIB_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\XilinxCoreLib_ver\x0d\AIM_VER =d:\Xilinx\10.1\ISE\verilog\mti_seabel_ver\aim_ver\x0d\CPLD_VER =d:\Xilinx\10.1 ISE\verilog\mti_se\cpld_ver\x0d\SECUREIP = d:\Xilinx\10.1\ISE\verilog\mti_se\secureip\x0d\UNISIM = d:\Xilinx\10.1\ISEvhdl\mti_se\unisim \x0d\UNIMACRO = d: \Xilinx\10.1\ISEvhdl\mti_se\unisim/x0d\UNIMACRO = d:\Xilinx\10.1\ISEvhdl\mti_se\unisim/x0d1ISE\vhdl\mti_se\unimacro\x0d\SIMPRIM = d:\ Xilinx\10.1\ISE\vhdl \mti_se\simprim\x0d\XILINXCORELIB = d :\Xilinx\10.1\ISE\vhdl\mti_se\XilinxCoreLib\x0d\AIM = d:\Xilinx\10.1ISE\vhdl\mti_se\abelaim\x0d \PLS = d:\Xilinx \10.1ISEvhdl\mti_se\abel\pls\x0d\CPLD = d:\Xilinx\10.1ISEvhdl\mti_se\cpld