Xilinx ISE se compila muy lentamente usando lugar y ruta.
Personalmente, creo que hay dos posibilidades:
1. Su proyecto consume muchos recursos. A medida que se consumen recursos, si el proyecto es muy grande, ISE necesita optimizar repetidamente las piezas previamente enrutadas. No hay espacio para la lógica posterior, por lo que debe colocarlo&
2. Sus restricciones tienen restricciones de tiempo estrictas o irrazonables, y ISE necesita realizar muchos cálculos de optimización para satisfacer sus restricciones. ISE realiza muchos cálculos de optimización para satisfacer sus limitaciones.
Las discusiones son bienvenidas.