¿Puede la interfaz Serdes tener un bucle automático?

_PGA ha evolucionado hasta el punto en que SerDes (serializador-deserializador) es básicamente el estándar.

_CI a PCI Express, ATA a SATA, interfaz ADC paralela a JESD204, RIO a RIO serial y más. SerDes es un diseño híbrido digital-analógico muy complejo. El manual del usuario solo describe un pequeño árbol en el bosque y no explica cómo funciona SerDes. ¿Cómo puede SerDes no transmitir señales de reloj? ¿Qué es ponderación y ecualización? ¿Cuál es la relación entre la fluctuación y la tasa de error de bits? ¿Cuál es la relación entre varios nervios? Este artículo intenta comprender cómo está diseñado el bus serie desde la perspectiva de un usuario de bus serie. Debido al nivel limitado, debe haber algunas imprecisiones. Espero que sea útil para los ingenieros que están comenzando a entrar en contacto con el bus serie. autobús.