[Origen y evolución del procesador SHARC] Origen Temperatura del procesador
2 Historia del procesador SHARC
“SHARC” es el acrónimo de arquitectura Super Harvard ARC y es el nombre que ADI da a su procesador de punto flotante. El procesador SHARC mejora la arquitectura estándar de Harvard no solo facilitando las transferencias de datos en el bus PM (Memoria de programa), sino también optimizando el rendimiento basado en computación de bucle cerrado al agregar un caché de instrucciones. La arquitectura mejorada permite el acceso simultáneo a datos y coeficientes y la ejecución simultánea de instrucciones seleccionadas en el caché de instrucciones, habilitando efectivamente el modo de operación de tres buses del procesador.
Como todos sabemos, el procesador SHARC se deriva del ADSP-21020, que es un DSP de punto flotante, instrucción única y datos únicos (SISD). En realidad, es un núcleo informático independiente sin memoria integrada. o memoria externa. Se accede al almacenamiento PM y DM (memoria de datos) a través de un bus externo conectado al chip SRAM, y el procesador se programa y depura a través de una interfaz JTAG. El procesador se programa y depura a través de la interfaz JTAG.
El ADSP-21020 tiene una frecuencia de reloj de hasta 33 MHz, puede ejecutar instrucciones de un solo ciclo y utiliza un acumulador de 80 bits para realizar operaciones de punto flotante de 32 o 40 bits y 32 Operaciones de punto fijo de bits Fue lanzado por ADI en 1991. Productos innovadores al mercado. Esta tecnología central es el punto de partida del compromiso de ADI con el rendimiento y la innovación de punto flotante.
3 Integración e Innovación:
El primer procesador SHARC verdadero es el ADSP-21060. ADI ha creado un procesador totalmente integrado basado en el núcleo ADSP-21020, que incluye. -Chip SRAM y procesadores de E/S para controlar el tráfico DMA a los periféricos integrados.
El procesador de punto flotante ADSP-21060 se introdujo en el mercado en 1994 y fue considerado el pináculo del rendimiento y la innovación de DSP.
El núcleo SHARC puede realizar cálculos a hasta 40 MHz en un solo ciclo, mientras que el nuevo procesador de E/S permite transferencias de datos de alta velocidad entre periféricos y memoria SRAM de 4 Mb de doble puerto sin interrupción alguna del núcleo. se agregará.
Para mejorar aún más el rendimiento y la escalabilidad del sistema para los usuarios finales, el equipo de diseño de ADI se propuso crear mecanismos que permitieran a los sistemas multiprocesador disfrutar de los datos con una sobrecarga mínima. La adición de un controlador de bus de clúster a la lógica del puerto externo permite una comunicación de datos paralela perfecta entre procesadores, con hasta seis procesadores conectados a cada clúster. Esta innovadora tecnología permite a los arquitectos de sistemas enviar grandes cantidades de datos directamente desde el procesador maestro a la memoria de un procesador esclavo específico con un ancho de banda de hasta 240 MBps, o directamente a todos los dispositivos esclavos del clúster mediante el modo de transmisión.
La comunicación entre procesadores de alta velocidad también es posible utilizando la tecnología de puerto de enlace patentada de ADI. Cada ADSP-21060 integra seis puertos de enlace independientes para comunicaciones punto a punto, proporcionando 240 MBps adicionales de ancho de banda de E/S.
Con esta arquitectura y escalabilidad verdaderamente equilibradas, los procesadores SHARC se utilizan en una amplia gama de aplicaciones informáticas intensivas, como imágenes médicas, radares militares y consolas de videojuegos.
Cuesta creer que un procesador con esta funcionalidad ya estuviera en el mercado hace 15 años, ¡pero lo que es aún más sorprendente es que todavía está disponible para los usuarios hoy en día! Este es un testimonio de la escalabilidad del rendimiento de la arquitectura SHARC y del compromiso de ADI con la calidad y la satisfacción del usuario.
4 Procesador SHARC de segunda generación
El procesador SHARC de segunda generación expande la arquitectura central en un sistema de datos múltiples de instrucción única (SIMD) y aumenta la frecuencia del reloj central a 100 MHz. llevando así el rendimiento del procesamiento a un nuevo nivel. Los procesadores de la serie ADSP-2116x mantienen total compatibilidad de código fuente con los procesadores SISD ADSP-2106x. Los procesadores de la serie ADSP-2116x mantienen total compatibilidad de código fuente con los procesadores SISD ADSP-2106x. Los usuarios solo necesitan modificar una pequeña cantidad de código para aprovechar la unidad aritmética paralela recién agregada (archivo de registro + multiplicador + ALU + procesador de desplazamiento de barril). ), duplicando el rendimiento del tiempo de ciclo en comparación con la generación anterior SHARC.
Para facilitar la transferencia de datos a las unidades informáticas recién agregadas sin afectar el rendimiento del tiempo de ciclo, el ancho del bus de datos interno PM y DM se ha aumentado a 64 bits y se ha integrado un ancho de bus de 48 bits en el ADSP-21161 Controlador SDRAM de 100 MHz de ancho de bits para aumentar el ancho de transferencia de datos de E/S para lograr un ancho de banda de hasta 600 MBps. Esto permite anchos de banda de hasta 600 MBps.
Al igual que la generación anterior SISD SHARC, la segunda generación SHARC conserva la conectividad sin pegamento de los multiprocesadores que admiten la arquitectura del sistema de bus de clúster, así como la conectividad punto a punto a través de puertos de enlace, lo que mejora el rendimiento. hoja de ruta más sencilla Claramente.
Al igual que la generación anterior SISD SHARC, la familia de dispositivos SHARC de segunda generación se adopta ampliamente en aplicaciones médicas, industriales y militares, y debido a la integración adicional de puertos serie que admiten multiplexación por división de tiempo (TDM) e I2S formatos (SPORT), audio profesional y equipos de audio para automóviles y consumidores de alta gama están aprovechando rápidamente el gran rango dinámico que ofrecen las operaciones de punto flotante del procesador. Las operaciones de punto flotante del procesador tienen la ventaja de un amplio rango dinámico.
5 Procesador SHARC de tercera generación
El procesador SHARC de tercera generación comienza a salir del campo multiprocesador y afrontar de forma proactiva nuevos retos. Debido a las ventajas obvias del procesamiento de punto flotante en aplicaciones de audio, el enfoque del desarrollo de la tecnología SHARC comenzó a cambiar hacia el aumento de las capacidades de procesamiento en el chip al menor costo del sistema.
Los primeros procesadores desarrollados y lanzados al mercado con este objetivo en mente fueron la serie ADSP-2126x. Al igual que el ADSP-2116x, el ADSP-2126x utiliza la arquitectura SIMD para maximizar el rendimiento informático. Además de duplicar el rendimiento del núcleo a 200 MHz, el procesador ADSP-21266 es el primero de la familia SHARC en incluir ROM de máscara en el chip. La ROM integrada de 4 Mb reduce la complejidad y el costo del sistema, llevando la imagen de "alto costo" de los DSP de punto flotante al ámbito del audio de consumo.
Para reducir aún más la complejidad del diseño del sistema de hardware, ADI ha desarrollado un periférico innovador llamado Interfaz de Aplicación Digital (DAI). A diferencia de SHARC anterior y productos de la competencia, que fijaban funciones de pin, DAI permite a los usuarios asignar cualquier función periférica a cualquier pin externo que deseen. Para los sistemas de audio, esto significa que el dominio del reloj de audio se puede asignar a un pin y enrutarse al puerto serie mediante software en cualquier momento cuando cambien los requisitos de entrada/salida del sistema. Esta flexibilidad reduce en gran medida la cantidad de pines externos necesarios para admitir una especificación de sistema específica, lo que ayuda a simplificar el diseño de hardware y reducir aún más los costos para el usuario.
El ADSP-2136x hereda las ventajas de ahorro de costos del ADSP-2126x y agrega un enfoque avanzado de integración de cadena de señal de audio. El rendimiento del núcleo de 333MHz del ADSP-2136x se ha mejorado en más de un 60%, la capacidad SRAM interna llega a 3Mb y también integra una gran cantidad de periféricos específicos de audio, como el convertidor de frecuencia de muestreo asíncrono (ASRC) de alto rendimiento. , transceptor SPDIF y motor de cifrado DTCP, optimizando aún más la programabilidad y el costo de la lista de materiales del sistema de audio consolida la posición de liderazgo de ADI en el mercado del audio. La posición de liderazgo de ADI en el mercado del audio se ha consolidado aún más.
Esta serie de productos de alto rendimiento integra una interfaz SDRAM de 32 bits con frecuencias de hasta 166 MHz, lo que aumenta el ancho de banda de E/S y facilita el uso de memoria producida en masa para aplicaciones con uso intensivo de datos.
Basada en esta innovadora integración de sistemas de audio y liderazgo rentable, la serie SHARC de tercera generación se ha utilizado ampliamente no solo en el campo del audio profesional, sino también en aplicaciones de audio de consumo (como sistemas de cine en casa). , amplificadores AV) También se utiliza ampliamente y desempeñó un papel importante en la introducción de nuevos estándares de audio de alta definición (DTS Master Audio y Dolby Tru-HD) en el mercado.
6
6 La serie SHARC de cuarta generación: ADSP-2146x
El procesador SHARC de tercera generación optimiza con éxito el rendimiento de costos y maneja las operaciones de punto flotante. impulsado hacia aplicaciones de consumo sensibles a los costos donde los costosos procesadores de punto flotante alguna vez se consideraron imposibles.
ADI se enfrenta ahora a un interesante desafío: ¿cómo mejorar aún más un procesador de punto flotante con una excelente relación precio/rendimiento?
Al definir la cuarta generación de procesadores, el equipo de desarrollo de productos se centró en los valores fundamentales que mantienen a SHARC a la vanguardia de la tecnología DSP de punto flotante:
● Líder del mercado rendimiento
● Equilibrio estructural
● Escalabilidad del rendimiento
● Integración inteligente
Estos aspectos clave se describirán en detalle a continuación.
6.1 Mejora del rendimiento de ADSP-2146x
Basado en las mejoras principales de la serie ADSP-2136x, el equipo de desarrollo SHARC de ADI estableció objetivos de rendimiento más altos y continuó aprovechando los 65 procesos de nanosilicio de TSMC para optimizar el compensación entre rendimiento y costo. Gracias a una cuidadosa ingeniería y planificación, ADI lanzó oficialmente la serie de procesadores ADSP-2146x en noviembre de 2008, con un rendimiento central de hasta 450 MHz, casi un 30 % más que el competidor más cercano. Sin embargo, el equipo de diseño de ADI no se conformó sólo con mejorar el rendimiento, sino que comenzó a buscar formas innovadoras de aumentar significativamente el rendimiento informático y al mismo tiempo minimizar el impacto en el consumo y el costo de energía.
Muchos ingenieros aprovechan el amplio rango dinámico proporcionado por los procesadores de punto flotante para implementar algoritmos como detección de patrones, compresión/descompresión de datos, cifrado/descifrado y filtrado adaptativo. Entre estos algoritmos computacionalmente intensivos, algunas unidades básicas de procesamiento de señales, como la transformada rápida de Fourier (FFT), el filtro de respuesta de impulso finito (FIR) y el filtro de respuesta de impulso infinito (IIR), se utilizan ampliamente y se convierten en la base para la mayoría de las aplicaciones de procesamiento de señales digitales. Base. Analog Devices, que se especializa en estos componentes básicos de procesamiento de señales centrales, ha comenzado a integrar estas capacidades en la arquitectura DMA 2146x para mejorar aún más el rendimiento de 450MHz del núcleo SHARC.
Basado en un modelo de programación simple, los ingenieros de DSP pueden tratar cada "pedal del acelerador" como un simple periférico. Cada pedal del acelerador está configurado con su propia memoria local para almacenar datos y coeficientes, sin añadir sobrecarga al procesador central. Además, hay un conjunto de registros específicos del acelerador para configurar el pedal del acelerador, incluida la dirección inicial del coeficiente, contadores y otra información en la memoria principal. Una vez completada la configuración, el programa comienza a ejecutarse en secuencia y el usuario solo necesita esperar a que finalice el procesamiento de la instrucción de interrupción.
El pedal del acelerador FIR contiene una palabra de 1K de memoria local para almacenar coeficientes y otra palabra de 1K de memoria para almacenar datos de línea de retardo. La unidad aritmética FIR consta de cuatro unidades MAC (acumulación múltiple) paralelas, cada una de las cuales funciona a la mitad de la frecuencia del reloj central. Cada unidad opera a la mitad de la frecuencia del reloj central. Estas unidades son capaces de realizar procesamiento de punto flotante de 32 bits o de punto fijo de 32 bits utilizando acumuladores de precisión de 80 bits. En teoría, el motor puede ofrecer 1,8 Gflops de potencia de procesamiento, además de los 2,7 Gflops de rendimiento proporcionados por el núcleo. Como resultado, el rendimiento de punto flotante disponible de los productos de cuarta generación se duplica aproximadamente en comparación con los productos de tercera generación.
El pedal neumático FIR se puede utilizar en modo de iteración única, lo que significa que la implementación completa del filtro puede caber en la memoria local (longitud del filtro).