Codificación USB NRZI, ¿cuál es el estado de la línea diferencial cuando no se envían datos?

I. Señalización diferencial y codificación NRZI

1)? Estado SE0: D y D- son ambos de nivel bajo (fin de señal)

2)? Estado J (la secuencia de señales comienza con J): D alto, D bajo (LS) D alto, D-bajo (FS)

3)?Estado: el nivel opuesto al estado J

4), ? Tiempo de mantenimiento del estado: período de bits, es decir, el tiempo correspondiente a la velocidad de transmisión de bits. 2.8ns/83.3ns/667ns (este es el significado esencial de velocidad de transferencia física USB)

5), ?Codificación NRZI: inversión cero sin retorno (sin retorno a cero, codificación inversa)

6), Codificación de inserción de bits: cada vez que se encuentren seis unos consecutivos, se inserta un 0

7),?

Identificación de equipos de alta velocidad.

?1), el nivel alto de equipos de baja velocidad y equipos de velocidad completa es superior a 2,8 V, y el nivel bajo es inferior a 0,3 V

?2 ), el nivel alto del equipo de alta velocidad es 0,4 V, el nivel bajo El nivel es 0

a. Los dispositivos de alta velocidad se encienden primero como los dispositivos de velocidad completa

b. Si el concentrador admite la especificación 2.0, el estado del dispositivo alimentado se establecerá en SE0

c. Si el dispositivo es un dispositivo de alta velocidad, inyectará de forma inversa una corriente de 17,78 mA en el D-. línea, generando un voltaje de 800mV en D-.

?

? Nivel (La impedancia total del dispositivo en este momento es de aproximadamente 45 ohmios), llamada señal Chirp K

d. Si el concentrador admite dispositivos de alta velocidad, 3 pares de

?e continuos. En este punto, se ha completado el proceso de intercambio de información de velocidad entre el dispositivo y el concentrador. Si se cumplen las condiciones para que tanto el dispositivo como el Hub sean dispositivos de alta velocidad, el dispositivo

ajustará su propia impedancia para reducir la impedancia general del sistema a 22,5 ohmios dentro de 500us

f. El dispositivo regresa al estado J. En este momento, debido al cambio de la impedancia general, el nivel de la línea de señal D ha cambiado a

?400 mV y el sistema ha entrado en nivel alto. -¿Estado de comunicación de velocidad?

3. Método de codificación NRZI (sin retorno a cero), que puede producir acceso a datos sincrónicos sin la necesidad de señales de reloj síncronas. La regla de codificación NRZI es que el bit de datos no se convierte cuando es "1" y se convierte cuando es "0". En la Figura 1 se muestra un ejemplo de codificación NRZI. El orden en el que se transmiten los bits está determinado por el LSB (bit menos significativo).

Figura 1 Diagrama de ejemplo de codificación NRZI

El circuito lógico digital del bucle de regeneración digital para la codificación NRZI se muestra en la Figura 2. Los cambios numéricos correspondientes se muestran en la Figura 3. Esto elimina la necesidad de enviar primero una señal de reloj separada en el mecanismo entre el receptor y el transmisor, o agregar bits de inicio o fin a cada byte (como en RS-232). Si el usuario utiliza un osciloscopio para ver estos datos USB, encontrará que, a diferencia de otras interfaces, estos bits transmitidos o recibidos se pueden leer como niveles lógicos.

Figura 2 Diagrama del circuito lógico digital del bucle de regeneración NRZI del USB

Figura 3 Correlación de señal entre el bucle de regeneración NRZI y las posiciones A, B y C

Este método de codificación Se encuentra con un problema grave: si la misma señal "1" siempre aparece repetidamente, los datos no se convertirán durante mucho tiempo. Esto hará que los datos no se puedan convertir durante mucho tiempo y se acumulen gradualmente, formando así un "atasco" y provocando graves errores en el tiempo de lectura. Por lo tanto, es necesario el llamado almacenamiento en búfer de bits entre codificaciones NRZI.

Como se muestra en la Figura 4(a), si los datos en serie originales contienen seis bits "1" consecutivos, se realiza la supresión de bits. Esto funciona, como se muestra en la Figura 4(b), rellenando un bit "0" después. Sin embargo, por el contrario, durante la codificación NRZI, se procesan seis bits "1" consecutivos como se muestra en la Figura 4(c).

Figura 4 Proceso de decodificación NRZI

Por lo tanto, el relleno de bits y la codificación NRZi deben realizarse en el remitente antes de la transmisión de datos. Por el contrario, en el extremo receptor, se debe realizar la decodificación NRZI y luego el relleno de bits antes de que se puedan recibir los datos. Esta parte del circuito se implementa a través del SIE (Serial Interface Engine) en el chip USB.