Ayúdame a ver si hay algún problema con este código verilog sobre el control de lectura/escritura de SRAM.
Hay algún problema con su puerto bidireccional.
asignar SRAM_Data =(!ctl_we)? data_cam : 'hz; ///// Operación de escritura
asignar data_pc = (!ctl_oe) ?SRAM_Data : 'hz; //Operación de lectura
¡La combinación de estas dos declaraciones es un circuito de error!