Cómo evaluar el Departamento de Ciencias de la Computación de la Universidad de Tongji Zhihu
Autor: Wang Tianqi
Fuente: Zhihu
¿Cómo evaluar la actitud docente del equipo docente del equipo de contabilidad de la Universidad de Tongji?
En realidad, es muy útil para los compañeros de CS aprender FPGA, lo que puede ayudar a comprender el hardware subyacente. El famoso curso CSAPP tiene un capítulo especial sobre cómo construir una CPU con hardware.
Es comprensible que los camaradas de CS se resistan a FPGA. Después de todo, las ideas de diseño de nivel RTL son fundamentalmente diferentes de las ideas de ramificación, salto y bucle que utiliza al escribir software, lo cual es aún más vergonzoso. El caso es que Verilog se parece bastante al lenguaje C. He traído a varios jóvenes al laboratorio y siento que muchos recién llegados han quedado atrapados miserablemente cuando entraron en la trampa. Todos hicieron un gran esfuerzo para cambiar su forma de pensar del software al hardware.
Siempre he sentido que es el pensamiento de software original de todos lo que causa la incomodidad al ingresar a FPGA. Por esta razón, también realicé un experimento ese año. Mi abuelo ha estado trabajando en interruptores telefónicos toda su vida, desde la era analógica hasta la era de los dispositivos discretos, pero nunca ha estado expuesto a FPGA, software o computadoras. Me resultó muy fácil enseñarle Verilog y FPGA (para alguien que tiene casi 90 años, puede aceptarlo más rápido que los niños en el laboratorio. Dijo que Verilog es lo mismo que dibujar un diagrama de circuito, pero lo es). solo un diagrama de circuito expresado en palabras; FPGA es solo una placa universal, simplemente conéctela según el diseño.
Entonces, cuando les enseño a los niños a aprender FPGA más tarde, les recomiendo que comprendan primero los tres capítulos de combinación, sincronización y memoria del libro de circuitos digitales, en lugar de dejarles leer un libro de gramática. que todos la aceptación será mucho mejor.
La mayoría de la gente de CS se resiste a los experimentos con FPGA. Una de las razones más importantes es que la implementación integral es demasiado lenta y la eficiencia de depuración es baja. Para un diseño más grande, se necesitaron dos horas para cambiar la señal y ejecutarla nuevamente. . . Luego descubrí que había cometido el error y tuve que esperar otras dos horas. (Por ejemplo, cuando descubres que empiezo a responder preguntas de forma aburrida sobre Zhihu, demuestra que estoy esperando la revisión completa). Nada se compara con el placer de compilar software en segundos. Al depurar, mirar el gráfico de formas de onda en pantalla completa me duele la vista, pero no es tan refrescante e intuitivo como iniciar sesión en el software. Realmente no hay nada que podamos hacer al respecto. En la actualidad, la tecnología EDA solo puede alcanzar este nivel. Deje que los estudiantes de informática experimenten el dolor de la EE y trátenlo como si fuera la vida. Problemas como la síntesis, el diseño y el enrutamiento también se consideran temas clásicos en el campo de la informática. Espero que mientras los estudiantes de informática navegan por la ola de Internet, alguien pueda promover el desarrollo de la tecnología EDA y salvar a los estudiantes de EE del fuego.