Quiero modificar el voltaje umbral del X5045. ¿Alguien lo sabe?

Palabras clave: X5045 es un circuito de control programable que integra funciones de vigilancia, monitoreo de voltaje y EEPROM serial. El artículo presenta sus principales características y principios de funcionamiento, y combina el microcontrolador 8051 para proporcionar el circuito de interfaz entre la MPU y X5045 y los programas de lectura y escritura correspondientes.

Palabras clave: guardián; 8051; microcontrolador; X5045

Circuito de programación. Este diseño combinado reduce la necesidad de espacio en la placa del circuito.

El perro guardián en X5045 proporciona una función de protección para el sistema. Cuando el sistema falla y excede el tiempo establecido, el perro guardián en el circuito responderá a la CPU a través de la señal RESET. X5045 proporciona tres valores de tiempo para que los usuarios elijan. Su función de monitoreo de voltaje también puede proteger el sistema de bajo voltaje. Cuando el voltaje de la fuente de alimentación cae por debajo del rango permitido, el sistema se reiniciará hasta que el voltaje de la fuente de alimentación vuelva a un valor estable. La memoria de X5045 y la CPU se pueden interconectar a través de comunicación en serie. Tiene 4096 bits y puede colocar datos en 512 x 8 bytes.

Introducción de 1 pin

La disposición de los pines de X5045 se muestra en la Figura 1. Tiene 8 pines Las funciones de cada pin son las siguientes:

CS. : Terminal de selección de circuito, nivel bajo activo;

SO: Terminal de salida de datos en serie;

SI: Terminal de entrada de datos en serie;

SCK: Entrada de reloj en serie;

WP: Entrada de protección contra escritura, activa baja

RESET: Salida de reinicio

VCC: Terminal de fuente de alimentación;

VSS: terminal de tierra.

2 Principio de funcionamiento

2.1 Reinicio de encendido

Al encender el X5045, su circuito interno de reinicio de encendido se activará, realizando así el RESET. pin efectivo. Esta señal impide que el microprocesador del sistema funcione cuando el voltaje es insuficiente o el oscilador no es estable. Cuando VCC excede el umbral Vtrip del dispositivo, el circuito libera RESET después de un retraso de 200 ms (típico) para permitir la operación del sistema.

2.2 Monitoreo de bajo voltaje

Durante el funcionamiento, X5045 monitorea el nivel de VCC. Si el voltaje de la fuente de alimentación cae por debajo del Vtrip mínimo preestablecido, el sistema confirmará el RESET para evitar microvoltaje. El procesador funciona con corte de energía o desconexión. Cuando se confirma RESET, la señal RESET seguirá siendo válida hasta que el voltaje caiga por debajo de 1V. Cuando VCC regresa y excede Vtrip durante 200 ms, el sistema se reinicia.

2.3 Temporizador de vigilancia

La función del temporizador de vigilancia es monitorear si el microprocesador está activado monitoreando la entrada WDI. Dado que el microprocesador debe alternar periódicamente el pin CS/WDI para evitar que la señal RESET active y reinicie el circuito, el pin CS/WDI debe alternarse de alto a bajo antes de que expire el tiempo de espera del mecanismo de vigilancia.

2.4 Restablecer el umbral VCC

El voltaje umbral VCC estándar establecido por el X5045/45 en fábrica es Vtrip, pero durante la aplicación, si el valor estándar no es apropiado, el usuario puede reajustarlo.

Memoria serie 2.5 SPI

La parte de la memoria del dispositivo es una matriz EEPROM serie CMOS con protección de bloqueo de bloque. La organización interna de la matriz es de x8 bits.

El X5045 proporciona un mínimo de 1000.000 borrados y 100 años de retención de datos, y cuenta con una interfaz periférica en serie (SPI) y un protocolo de software que permite la operación en un bus cuádruple simple.

X5045 controla principalmente el funcionamiento del dispositivo a través de un registro de instrucciones de 8 bits, y su código de instrucción se escribe en el registro a través del terminal de entrada SI (primero MSB). La Tabla 1 enumera el formato de instrucción y las operaciones de X5045.

2.6 Temporización de reloj y datos

Cuando CS baja, los datos de entrada en la línea SI se retienen en el primer flanco ascendente de SCK. Los datos en la línea SO se generan mediante el flanco descendente de SCK. El usuario puede detener el reloj y luego ponerlo en marcha para reanudar el funcionamiento donde lo dejó. CS debe estar bajo durante toda la operación.

2.7 Registro de estado

El registro de estado contiene cuatro bits de estado no volátiles y dos bits de estado volátiles. Los bits de control se utilizan para configurar el funcionamiento del temporizador de vigilancia y la protección de bloqueo de bloque de la memoria. El formato del registro de estado es el siguiente (el valor predeterminado es 00H):

Dónde: el bit WIP (escritura en curso) es un bit volátil de solo lectura que se utiliza para indicar si el dispositivo está ocupado. con operación de escritura interna no volátil. El bit WIP se puede leer mediante la instrucción RDSR. Cuando este bit es "1", indica que hay una operación de escritura no volátil en curso; cuando es "0", indica que no hay ninguna operación de escritura en curso;

El bit WEL (Write Enable Latch) se utiliza para indicar el estado del pestillo "Write Enable". Cuando WEL=1, significa que el pestillo está configurado; WEL=0 significa que el pestillo se ha restablecido. El bit WEL es un bit volátil de sólo lectura. Puede utilizar la instrucción WREN para configurar el bit WEL; utilice la instrucción WRDI para restablecer el bit WEL.

Utilice el bit BLO, BL1 (Block Lock) para establecer el rango de protección del pestillo del bloque. Cualquier memoria protegida por un bloqueo de bloque sólo se puede leer pero no escribir. Estos dos bits no volátiles se pueden programar con la instrucción WRSR y permiten al usuario proteger 1/4, 1/2, todo o 0 de la matriz EEPROM. Ver Tabla 2.

Los bits WD0 y WD1 (temporizador de vigilancia) se utilizan para seleccionar el período de tiempo de espera de vigilancia. Ver Tabla 3.

Después de seleccionar el dispositivo con CS, envíe la instrucción RDSR de 8 bits y active la señal CLK para leer el contenido del registro de estado de la línea SO. Al escribir el registro de estado, CS debe bajar primero, luego enviar la instrucción WREN y luego subir CS. Luego baje CS nuevamente y finalmente envíe la instrucción WREN y los datos de 8 bits correspondientes al contenido del registro de estado. La operación termina con CS subiendo.

Los efectos del estado del bit WEL y el pin WP en la protección de varias partes de la memoria y el registro de estado en el dispositivo se enumeran en la Tabla 4.

3 aplicaciones

X5045 se puede utilizar para conectarse fácilmente a varios chips de CPU. Su circuito de conexión con 8031 ​​se muestra en la Figura 2. El procedimiento de lectura/escritura es el siguiente: