Actualmente estamos diseñando sistemas digitales y nos gustaría saber la diferencia entre los archivos VHDL y Verilog HDL en Quartus2. Como software de simulación,

VHDL es un lenguaje desarrollado por el ejército estadounidense y verilog es un lenguaje que surgió después de VHDL.

VHDL está altamente estandarizado y verilog es similar a C, muy flexible y fácil de aprender.

En general, el mercado de verilog es relativamente grande.

En cuanto al software de simulación, lo principal es observar la forma de onda. Puedes usar Quartus para anidar modelsim para la simulación. La función de análisis de forma de onda de modelsim es mucho más poderosa.