¿Busca métodos de prueba de PCB basados ​​en la tecnología BST?

Con la aparición continua de productos que utilizan circuitos integrados a gran escala, la instalación y prueba de los PCB correspondientes se ha vuelto cada vez más difícil. Aunque las pruebas de PCB todavía utilizan el método tradicional de tecnología de prueba en línea, este método se ha vuelto cada vez más problemático debido a la miniaturización y el empaquetado de los chips. Ahora se ha desarrollado gradualmente una nueva tecnología de prueba, la tecnología de prueba de escaneo de límites. La mayoría de los circuitos ASIC y muchos dispositivos de tamaño mediano han comenzado a diseñarse utilizando tecnología de prueba de escaneo de límites. La tecnología BST proporciona un conjunto completo de soluciones de prueba de acuerdo con el estándar IEEE1149.1. En las pruebas reales, no requiere la ayuda de equipos de prueba complejos y costosos y proporciona un método de prueba que es independiente de la tecnología de la placa de circuito. La mayor ventaja de utilizar la tecnología de prueba de escaneo de límites para el diseño de circuitos integrados y PCB es que el proceso de prueba es simple, lo que reduce significativamente el tiempo de prueba y diagnóstico durante la producción, experimento, uso y mantenimiento, reduciendo así en gran medida los costos. ¡El artículo está citado de Shenzhen Honglijie Electronics!

1 La composición básica del BST

El circuito BST está compuesto según el estándar IEEE1149.1, que contiene el canal de acceso de prueba TAP y el controlador, el registro de instrucciones IR y el grupo de registro de datos de prueba TDR. El canal de acceso de prueba TAP es un conector con 5 pines centrales (el núcleo l es el terminal de reinicio). El controlador TAP es una máquina de estados de 16 estados que puede generar señales de reloj y varias señales de control (es decir, generar señales de prueba, desplazamiento, captura, actualización, etc.) para mover instrucciones o datos de prueba a los registros correspondientes y controlar la exploración de límites. diversas condiciones de trabajo.

1.1 Terminal de entrada de reloj de prueba TCK

La señal TCK permite que la parte de escaneo de límites del circuito integrado IC se sincronice con el reloj del sistema y funcione de forma independiente.

1.2 Terminal de entrada de selección del modo de prueba TMS

El pin TMS de selección del modo de prueba es una señal de control que determina el estado de funcionamiento del controlador TAP. TMS debe establecerse antes del flanco ascendente de TCK.

1.3 Terminal de entrada de datos de prueba TDI

En el flanco ascendente del pulso de reloj de prueba TCK, los datos ingresados ​​en serie a través de TDI se mueven al registro de instrucciones o al registro de datos de prueba, y el controlador TAP determina que los datos movidos son la instrucción o los datos de prueba.

1.4 Terminal de salida de datos de prueba TDO

En el flanco descendente del pulso de reloj de prueba TCK, los datos se serializan desde el registro de instrucciones o el registro de datos de prueba a través de TDO, y el controlador TAP determina los datos a serializar son la instrucción o los datos de prueba.

Sistema de prueba de 2 PCB

2.1 Estructura del sistema de prueba

El hardware incluye una PC general, un probador BST y un cable de señal BST serie (que contiene 4 El bus de señales , el significado de los números en la figura es el siguiente: 1 es TDI, 2 es TCK, 3 es TMS, 4 es TDO). El probador está conectado a la PC a través de un puerto paralelo estándar y al puerto de acceso de prueba TAP en la PCB a través de un cable de señal en serie.

Supongamos que hay tres módulos A, B y C en la PCB. Los módulos pueden estar compuestos por un solo chip o por varios chips. Están diseñados de acuerdo con el estándar IEEE1149.1, es decir, agregan un registro BS (la posición por donde pasa la línea de puntos en el módulo) en el pin de E/S del chip para realizar pruebas de escaneo de límites. Si el sistema o dispositivo digital diseñado tiene varias PCB, se pueden conectar a las PCB a través de cables de señal en serie. Los usuarios pueden seleccionar de manera flexible el chip, módulo o PCB completo que se probará mediante programación.

2.2 Principio del sistema de prueba

Los probadores pueden usar la programación de software de PC para generar automáticamente patrones de prueba para detectar fallas de circuito según la lista de red de PCB y el modelo de dispositivo. La PC debe tener dos placas enchufables con al menos pines de E/S de 32 bits, que pueden formar pines de lectura/escritura de 32 bits para facilitar las operaciones de lectura y escritura.

El software de prueba debe incluir preprocesadores y unidades de ejecución. El preprocesador lee los gráficos de prueba y obtiene las posibles relaciones de estos gráficos. El resultado es un conjunto de archivos, que incluye información de almacenamiento y control.

La unidad de ejecución carga el archivo anterior y luego ejecuta la prueba. El proceso consiste en leer primero la información almacenada, colocar los datos en el puerto de entrada, leer los datos del puerto de salida apropiado y compararlos con el resultado esperado. Si se encuentra una falla, se generará un informe de falla y se indicará la ubicación de la falla. Finalmente, se agregará un programa de diagnóstico para brindar la ubicación específica de la falla.

2.3 Contenido de la prueba

·Prueba la conexión de los pines I/O de la PCB. Debido a que los pines de E/S de la PCB proporcionan el único canal de acceso para el probador;

·Pruebe la integridad del chip IC en la PCB Durante el proceso de ensamblaje del chip, es posible que el chip IC se haya dañado. . Se pueden utilizar pruebas internas y de autoprueba incorporadas para verificar la calidad del chip;

·Pruebe fallas de circuito abierto y cortocircuito en la interconexión del chip IC en la PCB, y se pueden realizar pruebas externas. se utiliza para verificar:

·Prueba la integridad del bus en la PCB A través de su prueba, puede detectar si hay una falla de circuito abierto en el pin de E/S del chip IC conectado al bus. .

Con el desarrollo continuo de la tecnología BST, las pruebas de PCB se mejorarán gradualmente. Debido al uso extensivo de circuitos integrados programables, la flexibilidad y aplicabilidad de las pruebas de PCB aumentarán y el costo de los sistemas de prueba correspondientes disminuirá. Los diseñadores pueden utilizar todos los circuitos integrados lógicos programables en la PCB y pueden modificar la lógica del chip mediante programación de software para crear una PCB universal, de modo que la placa de circuito de PCB pueda completar diferentes funciones. Esta tecnología de prueba de escaneo de límites hará que las pruebas de PCB sean más convenientes y rápidas, lo que reducirá en gran medida los costos de las pruebas.