Red de conocimiento informático - Conocimiento de la instalación - Por favor, domine, use VHDL para escribir un circuito dividido por 8 compuesto por flip-flops D.

Por favor, domine, use VHDL para escribir un circuito dividido por 8 compuesto por flip-flops D.

BIBLIOTECA IEEE;

UTILIZAR IEEE.std_logic_1164.ALL;

ENTIDAD div_8 ES

PUERTO( clk: IN std_logic;

y: OUT std_logic);

END;

ARQUITECTURA bhv DE div_8 ES

SEÑAL d, q: std_logic_vector (2 ABAJO A 0) ;

COMENZAR

d lt;= NO q;

PROCESO(clk)

COMENZAR

SI rise_edge(clk) ENTONCES

q(0) lt; = d(0);

TERMINAR SI; /p>

PROCESO(q(0))

COMENZAR

SI rise_edge(q(0)) ENTONCES

q(1) lt; = d(1) ;

TERMINAR SI;

TERMINAR PROCESO;

PROCESO(q(1))

COMENZAR

SI rise_edge(q(1)) ENTONCES

q(2) lt;= d(2);

END IF;

FINALIZAR PROCESO;

y lt;= q(2);

FIN bhv;