Estoy buscando urgentemente a alguien que escriba un programa CPLD en lenguaje VHDL~ ¡un paso introductorio!

biblioteca IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED. TODOS;

el nombre de la entidad es

Puerto (CLK, M, S, A, B, C: en STD_LOGIC;

D, E, F: fuera STD_LOGIC);

end name;

arquitectura El comportamiento del nombre es

begin

dlt;=clk cuando m='1' else

s cuando m='0' else

'1'

elt; = clk cuando m='1' else

'1' cuando a='1' and b='0' and c='1' else

'0';--(No explicaste la salida de e en otros casos , contémoslo 0, igual que a continuación)

flt;= clk cuando m='1' else

'1' cuando a='0' y b='1 ' y c='0 ' else

'0';

comportamiento final de la arquitectura;