Cómo detectar la memoria

¿Cómo probar DDR?

Aunque la memoria DDR es similar a la SDR, duplicar la frecuencia de los datos plantea un desafío para los ingenieros de pruebas. El probador no solo lee datos al doble de frecuencia, sino que también escribe datos al doble de frecuencia. Hay dos aspectos de las pruebas DDR con diferentes requisitos:

Pruebas a nivel de chip

Las pruebas del chip DDR se realizan tanto en la etapa inicial de la oblea como en la etapa final del empaque. El probador utilizado suele ser un equipo de prueba automática de memoria, que generalmente vale más de millones de dólares. La parte central del probador es un generador de señales programable de alta resolución. El ingeniero de pruebas simula el entorno de trabajo real mediante programación. Además, también puede ajustar los bordes del pulso de sincronización antes y después para encontrar un punto de equilibrio.

Los sistemas de tester automático (ATE) también presentan fallos. El número de formas de onda arbitrarias que puede generar está limitado por su propia memoria aleatoria de imagen posterior y su generador de algoritmos. Debido a las limitaciones de la profundidad de la memoria aleatoria de la imagen, la forma de onda sólo puede repetirse dentro de su propio ciclo. Debido a que el ancho de banda y la velocidad de DDR son el doble que los de SDR ordinario, el cambio de forma de onda también debería ser el doble. Por lo tanto, la capacidad de RAM de imágenes del probador se agota rápidamente. Por este motivo, para garantizar una determinada resolución de la prueba, se debe aumentar la memoria del probador.

Crear encabezados de prueba también puede ser un problema complicado. Debido a que la ventana de lectura de datos de la memoria DDR es de solo 1 a 2 ns, los tiempos de subida y bajada de los controladores de pines son muy críticos. Para garantizar la conversión de la señal en el centro del ojo de datos, se requiere una buena velocidad de dirección del controlador de pines.

A una frecuencia de 266MHz, comienzan a producirse reflejos en la línea de transmisión. Los ingenieros de diseño consideran importante seguir la ley de las líneas rectas al diseñar bancos de pruebas. Para garantizar la uniformidad de la señal, se debe realizar una simulación de la línea de transmisión en el diseño del cabezal de prueba. La fuerza del controlador de pines debe minimizar los reflejos de la señal de alta frecuencia.

Simulación de diseño de cabezal de prueba

El diseño para prueba (DFT) es ciertamente popular, pero no es realista. Porque el tiempo de prueba y el costo requerido por el probador automático son proporcionales a la capacidad de almacenamiento del chip de memoria. Evidentemente el coste de probar chips DDR de gran capacidad es considerable. La función DFT universal de los nuevos chips DDR siempre ha sido muy valorada, por lo que la gente intenta constantemente ensamblar nodos internos que puedan controlarse y observarse de manera efectiva. Tecnología DFT dedicada, como el modo de prueba paralelo propuesto por JEDEC para pruebas simultáneas de múltiples matrices. Desafortunadamente, esta solución no se adoptó debido a los excesivos requisitos de tamaño del circuito del chip. Como producto básico, DDR debe minimizar el tamaño del chip para mantener un precio competitivo.

Prueba del módulo de memoria

Los requisitos para la prueba del módulo de memoria varían ampliamente. Los fabricantes de módulos de memoria DDR asumen que han realizado pruebas para detectar fallas en los semiconductores a nivel de chip, por lo que sus pruebas se centran en errores de ejecución funcional y ensamblaje. Al utilizar módulos de memoria dual en línea DDR y pequeños módulos de memoria dual en línea, existen tres soluciones diferentes de prueba de módulos de memoria:

Prueba de lectura DDR de doble ciclo. Esta es probablemente la solución de prueba más sencilla. La mayoría de las empresas de pruebas generalmente solo realizan algunos cambios menores en sus probadores SDR existentes y los lanzan como probadores DDR. El método de escritura del probador SDR es escribir los mismos datos en dos bits consecutivos. Durante el proceso de lectura, el probador SDR puede leer primero los datos impares de la tarjeta de memoria DDR. Luego, los bits pares se leen del segundo ciclo cambiando el bloqueo de datos medio ciclo de reloj. Esto le da al probador acceso completo a las celdas de memoria DDR. Este método no incluye una prueba de ráfaga verdadera y no es una prueba de ciclo verdadero.

No es difícil diseñar un probador DDR utilizando un controlador de circuito integrado de aplicación específica (ASIC) en tiempo real. Después de todo, el nuevo bloque integrado ASIC puede alcanzar fácilmente la frecuencia requerida de 266MHz. Sin embargo, considerando el tamaño y el precio del probador, es más competitivo utilizar una matriz de puertas programables en campo (FPGA) como núcleo lógico.

Diseñar un controlador de memoria de 266 MHz utilizando FPGA es realmente un desafío porque debe utilizar un chip de ancho de línea de 0,18 micrones para lograr el rendimiento anterior. Aunque podemos obtener chips con un ancho de línea de 0,18 micrones, no se ha revisado por completo todo el esquema de preparación. Tuvimos que trabajar con distribuidores de FPGA para superar todos los obstáculos.

Este tipo de probador no sólo es barato, sino que también tiene cierta velocidad y precisión de prueba.

Probador de entorno real. Independientemente de otros métodos de prueba, los fabricantes de módulos de memoria siempre buscan emuladores de placas base. Creen que las mejores pruebas deberían realizarse en la placa base en un entorno de trabajo real. Sin embargo, los fabricantes también son conscientes de que las placas base de PC tienen sus propias deficiencias, como velocidades de arranque lentas, tiempos de prueba prolongados y una vida útil corta de las ranuras, que dificultan su uso en los probadores de módulos de memoria.

Debido a los avances tecnológicos, los problemas anteriores se pueden resolver mediante el diseño de software y hardware especializado. Se presentarán nuevos probadores DDR diseñados con procesadores X86 y conjuntos de chips para PC. Reducirá significativamente los tiempos de arranque a través de un sistema operativo de prueba dedicado y extenderá la vida útil de la ranura del módulo de memoria dual en línea (DIMM) utilizando una combinación de operaciones de caché y algoritmos de software dedicados. Esto significa que no es necesario apagar y reiniciar el sistema al reemplazar un dispositivo de prueba. Por supuesto, el nuevo probador no es lo mismo que la placa base, es un probador de rendimiento optimizado. También vendrá con ranuras de prueba de alta resistencia.

Procesamiento de prueba del módulo de memoria DDR DIMM

La parte más importante del probador del módulo de memoria es el procesador automático. Los procesadores generalmente utilizan conectores chapados en oro para garantizar un buen contacto eléctrico con los módulos de memoria. A una frecuencia de 266 MHz, un conector de 2 pulgadas de largo provocará una gran atenuación de la señal de prueba. Para solucionar los problemas anteriores, se ha lanzado un nuevo tipo de procesador. Ocupa la ranura de un probador manual normal. El probador puede simular la inserción manual e insertar suavemente el módulo de memoria en la ranura bajo prueba. Una vez completada la prueba, el módulo de memoria se puede extraer suavemente de la ranura.

Conclusión

La transformación de la tecnología de pruebas DDR se lleva a cabo de manera gradual y no repentina. JEDEC (Industry Standards Council) ya no se basa en esta tecnología sino que avanza en su desarrollo. Según el plan de JEDEC, DDR333 se lanzará en 2002; DDRII se lanzará en 2004. El embalaje físico pasará de TSOPII (pequeño paquete de plástico) a FBGA (matriz de rejilla de bolas con chip invertido). Los ingenieros de pruebas de memoria seguirán enfrentándose a nuevos desafíos y harán todo lo posible para afrontarlos.