Synopsys fortalece su liderazgo con actualizaciones a la plataforma Continuum validada
- La nueva integración nativa entre herramientas mejora cinco veces el rendimiento de la verificación.
Aspectos destacados:
Tecnología de carga inteligente de Verdi (compilación unificada a través de VCS) Carga de diseño y rastreo
VC Verification IP aprovecha la tecnología VCS Unified Constraint Solver para ofrecer el doble de rendimiento de simulación
La aplicación VC Formal Testbed Analyzer con integración Certitude Native hace que la evaluación y afirmación de la calidad del banco de pruebas sea 10 veces más rápida
?La nueva IP de verificación acelerada de VC, junto con la integración nativa de VCS y ZeBu, puede aumentar el rendimiento de la simulación de 10 a 100 veces
Synopsys Technologies, Inc. (NASDAQ: SNPS) lanzó recientemente una nueva versión de su Continuum de Verificación. La plataforma Verification Continuum se basa en motores de alta velocidad desarrollados por Synopsys, incluidos Virtualizer™, SpyGlass™ y VMware™, y está diseñada para ofrecer un rendimiento de verificación hasta cinco veces más rápido. Verificación de prototipo virtual, ¿SpyGlass? verificación estática, verificación formal VC, simulación de software VCS, ¿ZeBu? Emulación acelerada por hardware, creación de prototipos HAPS®, depuración Verdi® y VC Verification IP (VIP)). La creciente complejidad del sistema en chip (SoC) y el contenido del software, así como la presión del tiempo de comercialización, han impuesto mayores exigencias a las plataformas de verificación eficientes, y la nueva integración nativa mejorada de Verification Continuum mejora el rendimiento de todos los motores de verificación y acelera los procesos complejos. Sistemas SoC Tiempo de diseño de comercialización.
Avinash Mani, vicepresidente de ingeniería de Innovium, dijo: "Los chips conmutadores Ethernet para centros de datos TERALYNX de producción en masa y altamente innovadores de Innovium pueden alcanzar velocidades de 2 terabits por segundo a 12,8 terabits por segundo. Para "Con objetivos ambiciosos, confiamos en el rendimiento líder de la industria de Synopsys VCS y en el conjunto de pruebas de código fuente e IP Ethernet validado por VC para acelerar nuestras iniciativas de flujo de silicio para nuestros productos de conmutadores líderes en el mercado".
Liang Bin, vicepresidente de marketing de Iluvatar, afirmó: "Para obtener una ventaja competitiva, necesitamos un conjunto completo de soluciones para mejorar el proceso de verificación y acortar el tiempo de comercialización de la inteligencia artificial de alto rendimiento". (IA) Los controles formales de Synopsys VC y las aplicaciones Datapath, junto con la compilación nativa de VCS y la depuración unificada de Verdi, nos permiten encontrar código muerto en minutos y verificar MAC complejas de 128 x 128 en un día. Nueva integración nativa
?Simulación y depuración: la nueva versión de Verdi proporciona tecnología de carga inteligente a través de VCS Unified Compile, lo que aumenta cinco veces la velocidad de carga del diseño de Verdi. Además, la tecnología local mejorada de subprocesos múltiples reduce el consumo de recursos de la escritura de archivos en un 50 %. La nueva tecnología de combinación dinámica de formas de onda reduce el tamaño de los archivos FSDB en 3 veces.
Verificación estática, simulación dinámica y depuración: la integración nativa de SpyGlass y VCS Unified Compile permite una lectura perfecta de DesignWare IP y diseños de IP criptográficos, lo que mejora en gran medida la facilidad de uso más allá de lo que antes era posible con la caja negra de IP. Además, la integración de la interfaz de depuración unificada de Verdi con SpyGlass permite que todo el proceso de verificación proporcione una experiencia de usuario consistente durante la depuración.
?Verificación formal y funcional: la nueva versión de VC Formal triplica el rendimiento mediante una optimización y composición mejoradas del motor. La integración nativa con sistemas de verificación funcional permite evaluaciones y afirmaciones de calidad del banco de pruebas 10 veces más rápidas.
Esto se puede lograr mediante la inyección inteligente de fallas (verificación formal de propiedad).
?Software de simulación y verificación IP: la integración nativa de VCS y VC Verification IP mejora el rendimiento de la simulación hasta dos veces. Esto se logra aprovechando la tecnología UVM nativa y la tecnología de resolución de restricciones líder en la industria para permitir la optimización entre VCS y VC VIP.
? VIP acelerado, emulación de software y emulación acelerada de hardware: compilación unificada de diseño y banco de pruebas e interfaces de baja latencia que admiten una combinación perfecta de comunicaciones a nivel de señal y de transacción, además de VCS, ZeBu y aceleración. La integración nativa de VIP aumenta la velocidad de simulación de 10 a 100 veces en comparación con la era anterior de simulación pura.
"La plataforma Synopsys Verification Continuum se basa en herramientas de verificación de hardware y software líderes en la industria y proporciona nuevas integraciones nativas que permiten a los diseñadores acelerar Verification Fusion. Desde el lanzamiento de la plataforma, Synopsys ha realizado importantes inversiones en investigación y desarrollo de verificación. para cumplir con nuestro compromiso de ayudar a los usuarios a reducir el tiempo de comercialización de diseños avanzados de sistema en chip.