Tanto las instrucciones como los datos se almacenan en la memoria, ¿cómo los distinguen las computadoras?
Hay dos formas en que las computadoras distinguen instrucciones y datos:
1. Distinguir instrucciones y datos a través de diferentes períodos de tiempo, es decir, durante la fase de búsqueda de instrucciones (o recuperación del microprograma). Lo que se saca son las instrucciones y lo que se saca durante la etapa de ejecución de las instrucciones (o el microprograma correspondiente) son los datos.
2. Al distinguir la fuente de la dirección, la instrucción se recupera cuando la dirección de la unidad de almacenamiento es proporcionada por la PC, y el operando se recupera cuando la dirección de la unidad de almacenamiento es proporcionada por la parte del código de dirección de instrucción.
Cada espacio de almacenamiento en la memoria tendrá una dirección. Cada instrucción incluye un operando y una dirección de espacio. La CPU procesará los datos señalados por la dirección en función de los operandos.
Generalmente, una computadora primero lee el contenido inicial de la memoria (esta parte son las instrucciones), luego carga el sistema operativo (primero el CARGADOR) y luego el sistema operativo analiza la estructura del sistema de archivos del disco duro. (es decir, datos) para determinar otros datos y la ubicación de la instrucción
Información ampliada:
El medio de almacenamiento que constituye la memoria, la unidad de almacenamiento, puede almacenar un binario. código. Una unidad de almacenamiento se compone de varias unidades de almacenamiento y una memoria se compone de muchas unidades de almacenamiento. Una memoria contiene muchas unidades de almacenamiento, cada una de las cuales puede almacenar un byte (direccionado por byte).
La ubicación de cada unidad de almacenamiento tiene un número, es decir, una dirección, generalmente expresada en hexadecimal. La suma de los datos que se pueden almacenar en todas las unidades de almacenamiento de una memoria se llama capacidad de almacenamiento.
Suponiendo que el código de dirección de una memoria consta de 20 números binarios (es decir, 5 dígitos hexadecimales), puede representar 2 elevado a la vigésima potencia, que son 1 millón de direcciones de unidades de almacenamiento. Cada unidad de almacenamiento almacena un byte, por lo que la capacidad de almacenamiento de la memoria es de 1 MB.
La memoria dinámica tiene sólo una línea de datos de entrada por chip, y sólo 8 pines de dirección. Para formar una dirección de 64 K, se debe diseñar especialmente un circuito de formación de direcciones entre el bus de direcciones del sistema y los cables de dirección del chip.
La señal del bus de direcciones del sistema se puede aplicar a los 8 pines de dirección en forma de tiempo compartido, y las celdas de memoria en el chip se pueden seleccionar con la ayuda de los pestillos de fila, los pestillos de columna y los circuitos de decodificación. Dentro del chip, la señal de bloqueo también es generada por el circuito de dirección externo.
Cuando se van a leer datos del chip DRAM, la CPU primero agrega la dirección de fila a A0-A7 y luego envía la señal de bloqueo RAS. El flanco descendente de la señal bloquea la dirección dentro del chip. . Luego agregue la dirección de la columna a A0-A7 del chip y luego envíe la señal de bloqueo CAS. La dirección de la columna también se bloquea dentro del chip en el flanco descendente de la señal. Luego mantenga WE = 1, los datos se generarán y mantendrán mientras CAS sea válido.
Cuando es necesario escribir datos en el chip, las direcciones de fila y columna bloquean RAS y CAS dentro del chip. Luego, WE es válido y los datos a escribir se agregan y se escriben. la unidad de almacenamiento seleccionada.
Dado que el condensador no puede mantener la carga sin cambios durante mucho tiempo, cada celda de memoria del circuito de memoria dinámica debe volver a leerse periódicamente para mantener la carga estable. Este proceso se denomina actualización de la memoria dinámica.
La actualización de DRAM en máquinas PC/XT se implementa mediante DMA. Primero, el contador 1 del temporizador programable 8253 se usa para generar una solicitud DMA cada 1 a 12 μs. Esta solicitud se agrega al canal 0 del controlador DMA. Cuando se responde a la solicitud del canal 0 del controlador DMA, el controlador DMA envía una señal de dirección de actualización para realizar una operación de lectura en la memoria dinámica, actualizando una fila cada vez que se lee.
Enciclopedia Baidu-Almacenamiento