Un principiante quisiera preguntar sobre el problema de borrar el contador verilog en FPGA: al presionar la tecla se incrementa automáticamente 1 y al presionar primero se borra, pero el resultado de la simulación es incorrecto. ¿Puede algún experto ayudarme a echar un vistazo al código? ?

Hay algo mal en tu escritura. En primer lugar, tanto la tecla como la primera están activas en un nivel bajo (el nivel bajo se activa después de presionar la tecla); en segundo lugar, la primera debe tener una prioridad más alta, es decir, mientras se presione la primera, el contador se borrará inmediatamente; finalmente, después de que no se presiona primero y se presiona la tecla, el contador solo aumentará en 1. Código indicativo (no depurado):

always@(negedge key o negedge rst)

Iniciar

if(!rst)

HEX_reg lt; = 0;

else if(!key)

HEX_reg lt; = HEX_reg 1;