Diseño de sistemas digitales y catálogo de libros VHDL

1.1 Tecnología EDA y su desarrollo

1.2 Diseño de arriba hacia abajo y reutilización de núcleos IP

1.2.1 Diseño de arriba hacia abajo

1.2.2 Diseño ascendente

1.2.3 Tecnología de reutilización de IP y SoC

1.3 Proceso de diseño digital

1.3.1 Diseño entrada

1.3.2 Síntesis

1.3.3 Colocación y enrutamiento

1.3.4 Simulación

1.3.5 Configuración de programación

1.4 Herramientas de software EDA de uso común

1.5 Tendencias de desarrollo de la tecnología EDA

Ejercicio 1

Capítulo 2 Dispositivo FPGNCPLD

p>

2.1 Descripción general de los dispositivos PLD

2.1.1 Desarrollo de dispositivos PLD

2.1.2 Clasificación de los equipos PLD

2.2 Principios básicos y Estructura

2. 2. 1 Estructura básica de los equipos PLD

Representación del circuito PLD

2.3 Principio y estructura del PLD de baja densidad

2.4 Principio y estructura de CPLD

2.4.1 Estructura macrocelular

2.4.2 Estructura de CPLD típico

2.5 Principio y estructura de FPGA

2.5.1 Estructura de la tabla de búsqueda

2.5.2 Estructura típica de FPGA

2.6 Elementos de programación de fpgajcpld

2.7 Tecnología de prueba de escaneo de límites

2.8 Programación y configuración de FPGA/CPLD

2.8.1 es programable en el sistema.

Programación de dispositivos CPLD

2 8 3 Configuración del dispositivo FPGA

2.9 Descripción general del dispositivo FPGA/CPLD

2.10 FPGA/CPID. Tendencia de desarrollo

Ejercicio 2

Capítulo 3 Herramienta de desarrollo integrado QoartusII

3.1 Diseño esquemático de QuartusII

3.1.1 Diseño esquemático de medio sumador input

3.1.2 Compilación y simulación

3.1.3 Compilación y simulación de sumador completo de 1 bit

3.2 Configuración de optimización de QuartusII

p>

3.2.1 Configuración de análisis y síntesis

3.2.2 Optimización de ubicación y enrutamiento

Verificación de confiabilidad del diseño

3.3 Análisis de series temporales QuartusII

3.3.1 Configuración y análisis de tiempos

Aproximación de series de tiempo

3.4 Diseño basado en módulo de función macro

3.4.1 Módulo multiplicador

Módulo distribuidor

Módulo contador

Módulo constante

Módulo PLL

Módulo de memoria

Otros módulos

Ejercicio 3

Capítulo 4 Diseño preliminar de VHDL

4.1 Introducción a VHDL

4.2 Diseño de circuito combinado VHDL

4.2.1 Usar VHDL para diseñar circuitos combinacionales básicos

4.2.2 Usar VHDL para diseñar sumadores

4.3 Diseño de circuitos secuenciales VHDL

Diseñar D flip-flops usando lenguaje VHDL

4.3.2 Diseñando contadores usando VHDL

4.4 Sintetizador Synplify Pro

4.5 Sintetizador Synplify

Ejercicio 4

Capítulo 5 Estructura y elementos de VHDL

5.1 Entidad

5.1.1 Descripción de parámetros comunes

5.1.2 Descripción de puerto

5.2 Estructura

5.3 Bibliotecas y paquetes VHDL

5.3.1 Bibliotecas

Embalaje

5.4 Configuración

5.5 Subrutina

5.5.1 Programa

Función

5.6 Reglas de texto VHDL

5.6.1 Identificador

Número

Cadena

5.1 Objeto de datos

Constante 5.7.1

Variable

p >

Señal

Archivo

5.8 Tipo de datos VHDL

5.8.1 Tipo de datos predefinido

Tipo de datos definido por el usuario

Conversión de tipos de datos

5.9 Operadores VHDL

5.9.1 Operadores lógicos

Operadores relacionales

Operadores aritméticos

Operadores paralelos

Sobrecarga de operadores

Ejercicio 5

Capítulo 6 Declaraciones VHDL básicas

6.1 Declaración de secuencia

6.1.1 Declaración de asignación

6.1.2 Declaración IF

6.1.3 Declaración de caso

6.1.4 Declaración de bucle

6.1.5 Declaraciones NEXL y EXHL

6.1.6 Declaraciones de espera

6.1.7 Declaraciones de llamada de subrutina

6.1.8 Declaraciones de aserción

6.1.9 Declaración de informe

6.1.1 0 Declaración vacía

6.2 Declaración paralela

6.2 .1 Declaración de asignación de señal paralela

Declaración de procedimiento

Declaración de bloque

6.2.4 Declaración de creación de instancias de componentes

Generar informe

6.2.6 Declaración de llamada a procedimiento paralelo

6.3 Descripción del atributo y declaración de definición

6.3.1 Atributo de tipo de datos

Atributo de matriz

Propiedades de la señal