Problemas con la instrucción div en lenguaje ensamblador

No lo entiendo de esa manera. Según la documentación de Intel, esta instrucción div viene en varias formas:

número divisor

16 8

32 16

64 32

128 64

Los dividendos generalmente se almacenan en dos registros. El divisor se almacena en el ancho de un único registro, y el cociente y el resto del resultado se colocan en dos registros:

Por ejemplo, el dividendo de 16 bits se almacena en dos registros AH de 8 bits :AL, y el cociente se coloca en AL, el resto se coloca en AH.

Por ejemplo, el dividendo de 32 bits se almacena en dos registros de 16 bits DX:AX, el cociente se almacena en AX y el resto se almacena en DX.

Por ejemplo, el dividendo de 64 bits se almacena en dos registros de 32 bits EDX:EAX, el cociente se coloca en EAX y el resto se coloca en EDX.

Por ejemplo, el dividendo de 128 bits se almacena en dos registros de 64 bits RDX:RAX, el cociente está en RAX y el resto está en RDX.