Pídale a un experto que conozca el módulo generador de señal AD9851 del chip DDS (específicamente el uso de los capacitores en el módulo)

Tanto la Enciclopedia como Baidu Wenke lo tienen

AD9851

Descripción general:

AD9851 es un producto de alta tecnología lanzado por ADI que utiliza tecnología avanzada La tecnología DDS El sintetizador de frecuencia DDS integrado, que incluye un sistema DDS programable, un DAC de alto rendimiento y un comparador de alta velocidad, puede realizar una síntesis de frecuencia y generación de reloj totalmente digitales y programables. El control de la función de la interfaz AD9851 es simple y puede usar un puerto paralelo de 8 bits o un puerto serie para ingresar directamente la frecuencia, la fase y otros datos de control. Palabra de control de frecuencia de 32 bits, con un reloj de 180 MHz, la resolución de frecuencia de salida alcanza 0,0372 Hz. El proceso CMOS avanzado hace que el AD9851 no solo tenga indicadores de rendimiento de primera clase, sino que también tenga un bajo consumo de energía. Cuando se alimenta con 3,3 V, el consumo de energía es de sólo 155 mW.

Introducción a cada pin:

D0~D7: puerto de entrada de datos de 8 bits, que puede cargar datos de control de 40 bits en el registro interno.

PGND: Masa para el multiplicador de reloj de referencia 6x.

PVCC: Alimentación multiplicador de reloj de referencia 6x.

W—CLK: Señal de carga de palabra, válida en flanco ascendente.

FQ—UD: Señal de control de actualización de frecuencia, el flanco ascendente del reloj confirma que los datos de entrada son válidos.

REFCLOCK: Entrada de reloj de referencia externo.

AGND: Tierra analógica.

AVDD: Fuente de alimentación analógica (+5V).

DGND: Tierra digital.

DVDD: fuente de alimentación digital (+5V).

RSET: Terminal de conexión de reset externo.

VOUTN: Terminal de salida negativo del comparador interno.

VOUTP: el terminal de salida positivo del comparador interno.

VINN: Terminal de entrada negativo del comparador interno.

VINP: Terminal de entrada positiva del comparador interno.

DACBP: Terminal de conexión de bypass del DAC.

IOUTB: Salida DAC "complementaria".

IOUT: Salida DAC interna.

RESET: Reiniciar terminal.

Análisis de principios:

AD9851 utiliza tecnología de síntesis digital directa (DDS) para generar una onda sinusoidal de frecuencia/fase variable en forma de un oscilador controlado digitalmente (DCO), que pasa a través de una conversión interna digital/analógica de alta velocidad de 10 bits emite señales analógicas. El comparador de alta velocidad en chip puede convertir la señal de onda sinusoidal analógica en una salida de onda cuadrada estable compatible con TTL/CMOS.

El núcleo DD5 de alta velocidad AD9851 puede recibir una entrada de palabra de control de frecuencia de 32 bits y la resolución de frecuencia de salida en un reloj del sistema de 180 MHz es 180 MHz/(2 elevado a 32). AD9851 proporciona internamente un multiplicador de frecuencia REFCLK de 6 veces, que puede generar un reloj personal interno de 180MHz conectando un reloj de referencia externo de menor frecuencia, que tiene mejores características de ruido de fase y rango dinámico libre de espurias. El chip proporciona precisión de modulación de fase programable de 5 bits, lo que puede hacer que la desviación de fase de la forma de onda de salida sea inferior a 11,25 grados; AD9851 proporciona internamente un comparador de alta velocidad, a través del cual se puede medir la salida de onda sinusoidal del convertidor D/A interno. convertido en salida de onda cuadrada.

La palabra de control de frecuencia AD9851 y la palabra de ajuste de fase se pueden cargar de forma asincrónica en el chip en modo paralelo o en serie. El modo de carga paralela consta de 5 bytes consecutivos de 8 bits, de los cuales el primer byte de 8 bits incluye una palabra de ajuste de fase de 5 bits, control multiplicador de frecuencia 6*REFCLK de 1 bit, habilitación de suspensión de energía de 1 bit y 1 bit. modo de carga; los 4 bytes restantes representan la palabra de control de frecuencia de 32 bits. El modo de carga en serie consta de un flujo de datos de 40 bits.

El circuito DDS puede considerarse como un divisor digital determinado por el reloj del sistema y la palabra de control de frecuencia de N bits. El acumulador de fase es equivalente a un contador con un valor de módulo variable. El valor del módulo del contador está determinado por la palabra de control de frecuencia y el acumulador de fase se acumula con un nuevo incremento de fase a partir del siguiente pulso de reloj. Cuanto mayor sea el incremento de fase, más rápido realizará el ciclo el acumulador y mayor será la frecuencia de salida.