Red de conocimiento informático - Material del sitio web - Cómo programar un flip-flop RS básico en lenguaje VHDL...

Cómo programar un flip-flop RS básico en lenguaje VHDL...

De acuerdo con la descripción de la tabla de verdad combinada con ideas de programación VHDL, es fácil realizar el programa que desea;

El programa no es difícil, la clave es su grado de atención;

Supongo que tú también puedes ser uno de mis colegas...

¡Tu propio trabajo duro es la única manera de sobresalir! ! ! !

BIBLIOTECA IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTIDAD RS_clk ES

ENTIDAD RS_clk ES

p>

PUERTO( S,R,res :IN std_logic;

Q,NOT_Q:out std_logic);

END RS_clk;

Comportamiento ARQUITECTURA DE RS_clk IS

señal sel1,sel2: std_logic;

COMENZAR

proceso(res ,sel1,sel2)

comenzar

p>

si res='0' entonces sel1<='0';

sel2<='1';

elsif (S='1' y R= '0') luego sel1<='1';

sel2<='0';

elsif (S='0' y R='1') luego sel1< ='0';

sel2<='1';

elsif (S='0' y R='0') entonces sel1<=sel1

sel2<=sel2;

end if;

Q<=sel1;

NOT_Q<=sel2;

finalizar proceso;

END comportamiento;