Diseño de juego de tenis de mesa basado en el programa FPGA FPGA

FPGA (FieldProgrammableGateArray), matriz de puertas programables en campo. Es el resultado de un mayor desarrollo basado en dispositivos programables como PAL, GAL y CPLD. Como circuito semipersonalizado en el campo de los circuitos integrados de aplicaciones específicas (ASIC), no solo resuelve las deficiencias de los circuitos personalizados, sino que también supera las deficiencias del número limitado de circuitos de compuerta en los dispositivos programables originales. Como dispositivo programable, en comparación con los circuitos digitales tradicionales y los circuitos de puerta, FPGA adopta un modelo de matriz de celdas lógicas y contiene tres partes: módulo lógico configurable, módulo de entrada y salida y cableado interno. El diseño del circuito completado mediante el lenguaje de descripción de hardware (como el lenguaje VHDL) se puede grabar rápidamente en el chip FPGA para realizar pruebas mediante síntesis y diseño.

SOPC (SystemOnProgrammableChip), sistema programable en chip. Utiliza tecnología lógica programable para colocar todo el sistema en un chip de silicio y se utiliza en los campos de la investigación de sistemas y el procesamiento de mediciones electrónicas de sistemas integrados. SOPC es un sistema integrado especial. Es un sistema en un chip (SOC), es decir, un único chip completa las principales funciones lógicas de todo el sistema. Sin embargo, no es un simple SOC. También es un sistema programable. Métodos de diseño flexibles, ampliables, actualizables y con funciones programables de software y hardware en el sistema.

1 Introducción al juego de tenis de mesa

Utiliza un osciloscopio de doble canal como pantalla de visualización. Introduzca las dos señales en el osciloscopio y deje que el osciloscopio funcione en modo X/Y.

Los dos botones en el tablero de experimentos del microcontrolador se usan como teclas de control para batear hacia la izquierda y hacia la derecha respectivamente. Cuando la pelota se acerque al lado izquierdo de la pantalla, presione el botón de bateo izquierdo para devolver la pelota al lado izquierdo. a la derecha. Lo mismo ocurre con los tiros laterales. La pelota puede moverse automáticamente hacia la izquierda y hacia la derecha en la pantalla de acuerdo con una determinada trayectoria parabólica. Al presionar el botón de golpe dos veces seguidas, se puede golpear la pelota alto y aumentar la distancia de vuelo de la pelota. Cuando la pelota toca el borde de la pantalla sin presionar el botón de golpe, la pelota se considera perdida.

2 dispositivos experimentales

Placa experimental FPGA CycloneIII (EP3C10E144C8), placa experimental del microcontrolador P89V51 (incluida la pantalla de botones, etc.) y varios cables de resistencia.

El chip FPGA Cyclone III producido por Altera tiene las características de bajo consumo de energía, bajo costo y alto rendimiento. Su arquitectura incluye hasta 120.000 elementos lógicos dispuestos verticalmente (LE), memoria integrada de 4 Mbits compuesta por módulos de 9 Kbit (M9K) y 200 multiplicadores integrados de 18x18. Utilizando el proceso de bajo consumo (LP) de 65 nm de TSMC, el chip FPGA Cyclone III proporciona lógica rica, memoria y funciones DSP con menor consumo de energía. En la historia del desarrollo de la lógica programable, el FPGA Cyclone III puede admitir más aplicaciones que otras series de FPGA de bajo costo.

3 Explicación detallada de los principios y módulos experimentales

Utilice un generador de ondas cuadradas para generar dos ondas cuadradas con ciclos de trabajo variables. Las ondas cuadradas pasan a través de un filtro de paso bajo para generar dos. Canales de CC. Las señales se utilizan para controlar la posición de la bola en el eje X y el eje Y. Al cambiar el ciclo de trabajo de la onda cuadrada, se cambia el valor de la señal de CC. Utilice SOPC para comunicarse con el microcontrolador para controlar el movimiento de la pelota presionando botones.

Adjunto el enlace fuente: /app/eda/201202/107663.htm