Sistema de control de temporización de semáforos basado en tecnología EDA

Primero, la forma más sencilla es hacer una tabla de verdad. Escribe una expresión lógica. Luego escriba un programa vhdl basado en expresiones lógicas. Descargue el programa 1 en compilación="simulación="análisis funcional="retraso de salida=". Principio de diseño

En este ejemplo, diseñamos un semáforo de intersección simple. Los semáforos se dividen en direcciones este-oeste y norte-sur, y ambos utilizan tubos digitales y luces indicadoras para indicar el estado actual. Deje que el flujo de tráfico en ambas direcciones sea igual, el tiempo de la luz roja es de 45 segundos, el tiempo de la luz verde es de 40 segundos y el tiempo de la luz amarilla es de 5 segundos.

Del mecanismo de funcionamiento de los semáforos, ya sea de este a oeste o de norte a sur, es un restador. Al contar, solo necesita juzgar los semáforos y luego establecer el valor del módulo del contador.

La siguiente tabla muestra un estado inicial y cuatro estados de transición. Cuando el semáforo está funcionando, el estado alternará entre cuatro estados. Todo el semáforo está diseñado completamente según el principio de cuenta regresiva.

Cuando llega el siguiente reloj, el valor de conteo actual del estado es el nuevo valor del módulo.

Dirección este-oeste significa dirección norte-sur significa dirección este-oeste, dirección norte-sur significa dirección este-oeste significa dirección este-oeste significa dirección norte-sur significa dirección este-oeste norte-sur

Inicial 0 0 45 40 rojo y verde

1 6 1 Rojo Verde 5 5 Rojo Amarillo

2 1 1 Rojo-Amarillo 40 45 Verde-Rojo

3 1 6 Verde Rojo 5 5 Amarillo Rojo

4 1 1 45 40 rojo y verde

2. /p>

Usando IEEE .STD_logic_1164 all

Usando IEEE .STD_logic_unsigned .all;

El tráfico de la entidad es

puerto. (clk, urgencia: en STD_logic;

este_oeste: búfer STD_logic_vector(7 hasta 0); - recuento de reloj este-oeste

sur_norte: búfer STD_logic_vector(7 hasta 0); - reloj en dirección norte-sur

led: buffer STD_logic_vector(5 hasta 0) - semáforo

flujo final;

arco del edificio de tráfico); es

p>

. . . . . . .

Arco final;

3. Pasos de diseño específicos

1) Cree un nuevo proyecto y complete el diseño del circuito anterior.

2) Compile el circuito y utilice simulación funcional para verificar el diseño.

3) La configuración de pines, como se mencionó en la primera parte, es para garantizar que el puerto de salida en el código VHDL pueda usar los pines conectados al LEDR y LEDG en el chip PFGA. Vuelva a compilar el proyecto y descárguelo en el chip FPGA.

4) Probar la corrección del circuito.