¿Cuál es el principio experimental del controlador de visualización de señal de barra de color VGA?
La señal de temporización VGA es la clave para la visualización de imágenes. La generación de temporización de escaneo de línea y campo se realiza mediante el uso de un método de programación lógica, es decir, utilizando VHDL para escribir el divisor de frecuencia y el módulo de temporizador para obtener T1 y T2. , T3, sincronización T4. Al generar números, señales de barras de colores e imágenes de tablero de ajedrez, la entrada del reloj la proporciona un oscilador de cristal activo externo de 12 M, donde la frecuencia horizontal HS: 12 MHZ ÷13 ÷ 29 = 31830 Hz, la frecuencia de campo VS: 31830 Hz ÷ 480 × 0,93 = 61,67 Hz, T1=1/31830Hz×4/29=25.96us, T2=1/31830Hz×5/29=6.04us, T3 son dos períodos de línea (T1+T2) y T4 son 480 períodos de línea.
Las señales de imagen incluyen números, barras de colores, tableros de ajedrez y gráficos personalizados en ROM. La generación de señales digitales y señales de barras de colores consiste en dividir la pantalla en 8 partes iguales según las direcciones de fila y campo, lo que equivale a una matriz de puntos de 8 × 8. La señal de imagen requerida se puede obtener mostrando el color correspondiente en. la posición correspondiente; la señal del tablero de ajedrez es dividir la pantalla en 8 partes iguales. Las barras de color horizontales y las barras de color verticales son diferentes u obtenidas. Las imágenes en color más complejas personalizadas en ROM necesitan utilizar salida de píxeles, es decir, la información de cada píxel de la imagen se almacena en ROM y luego se genera a una frecuencia determinada. Hay dos métodos para personalizar la ROM del dispositivo FPGA: el primer método es utilizar la memoria integrada del dispositivo FPGA para personalizar el LPM_ROM e inicializarlo con un archivo .MIF o un archivo .HEX. La ROM obtenida por este método es 2 12. Puede almacenar información de una imagen con una resolución de 64 × 64; el segundo método es usar el lenguaje VHDL para personalizar una ROM dentro de los límites de los recursos lógicos de FPGA y usar la declaración CASE para inicializar. La ROM obtenida por este método es Cuando la profundidad de almacenamiento es grande, la sobrecarga de tiempo durante la compilación es grande. Una vez completada la inicialización de la ROM, la información de la imagen almacenada se emite a una frecuencia de reloj de 25 MHz. La cantidad de tipos de color de imagen depende del tamaño del espacio de almacenamiento.
La información de imagen personalizada de la ROM se personaliza utilizando la memoria incorporada FPGA LPM_ROM, que se puede usar para almacenar información de imagen con resolución de 64 × 64, con un ancho de línea de datos de 3 bits y 12 líneas de dirección, usando Combinado. modo de direccionamiento, es decir, la dirección de fila HSADDRESS ocupa los 6 bits inferiores y la dirección de campo VSADDRESS ocupa los 6 bits superiores. Si desea mostrar información de imagen más compleja, solo necesita expandir la memoria y el ancho de la línea de datos de direccionamiento; Para garantizar que la salida de la señal de dirección de fila esté sincronizada con la salida de la señal de exploración de línea, la salida de la señal de dirección de campo se sincroniza con la salida de la señal de exploración de campo. Durante la programación VHDL, el reloj de 25 MHz se puede utilizar como señal de inicio del proceso. La forma de onda de sincronización de la señal de salida se muestra en la Figura 6. El selector de datos realiza la salida de varias señales de imagen a través de la programación VHDL.