Verilog Y programación de puertas

La tabla de verdad de un sumador completo es la siguiente, donde Ai es el sumando, Bi es el sumando, el número de bits adyacentes de dígitos bajos es Ci-1 y la suma estándar de salida es Si. El número de dígitos adyacentes de orden superior es Ci. E/S ai bici 1 sici 00000010101010101110101065438.

¿Cuál es el sumando estándar para un sumador completo? ¿A, B? ¿Llevar Ci desde un nivel bajo? Forma la salida estándar de entrada S y el acarreo alto de fase Co, que forma la salida del sumador completo. ? S=A xor b xor Ci? , Co=AB+BCi+ACi.

El sumador completo es un circuito de suma binaria que puede calcular el acarreo bajo. En comparación con el medio sumador, el sumador completo no solo considera si hay un acarreo en el resultado del cálculo estándar, sino que también considera el acarreo del último bit al estándar. Se puede crear un sumador completo de varios bits conectando en cascada múltiples uno. sumadores poco completos.

Datos ampliados:

Un sumador completo consta de dos puertas XOR, tres puertas Y y una puerta O (también puede entenderse como dos medios sumadores y una puerta O) combinación de puertas ). S1, T1, T2 y T3 son las líneas de conexión entre las puertas. El código muestra el método de modelado puramente estructural, donde xor, y y o son los dispositivos de puerta integrados de Verilog HDL.

Tome xor x1 (S1, A, B) como ejemplo: xor se refiere a llamar a una puerta xor incorporada, el nombre del dispositivo xor y el alias de instancia de código x1 (similar al método de entrada esquemático ). S1, A y B entre paréntesis representan los nombres reales de la línea de conexión (señal) de los pines del dispositivo, donde A y B son entradas y S1 es salida.