Error al utilizar la división en VHDL. Por favor brinde orientación.

Verilog no puede usar/implementar la división de esta manera, por lo que la división solo se puede realizar en la parte entera. Puedes descargar un divide.v.

Si no necesitas alta precisión, puedes multiplicar el divisor por un número relativamente grande, como 1024, y luego dividir. Después de la división, simplemente cambia el cociente por el número correspondiente de lugares (2^10, cambia 10 lugares).