Cómo agregar registros en VHDL y usar restricciones de tiempo para mejorar la velocidad

VHDL generará registros siempre que haya señales de asignación sincrónica. No es necesario que escribas esto deliberadamente. Jaja, déjame darte un ejemplo:

Por ejemplo, a1lt; /p>

a2lt ;=b2*c2;

Escribir como

proceso (clk)

comenzar

if ( clk'EVENT AND clk = '1 ') entonces

a1 lt; = b1 * c1

si finaliza

finaliza el proceso

proceso (clk)

Inicio

Si (clk'EVENT AND clk = '1') Entonces

a2 lt; = b2 * c2;

Si finaliza;

Finalizar proceso;