Pregunta de diseño de programación VHDL, diseño de un circuito acumulador de 8 bits con función de borrado asíncrono.

BIBLIOTECA IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTIDAD acumulador ES PUERTO ( reset_n, clk: EN STD_LOGIC;

code_in: EN STD_LOGIC_VECTOR(7 DOWNTO 0);

sum_out: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); acumulador;

ARQUITECTURA UNO DEL acumulador ES

Suma de SEÑAL: STD_LOGIC_VECTOR(7 DOWNTO 0 COMENZAR

PROCESO(reset_n, clk)

? IF reset_n='0' ENTONCES

? sum lt;= (OTHERS=gt;'0');

? (clk) ENTONCES

? suma lt; = suma code_in;

TERMINAR SI

FINALIZAR PROCESO; = suma; FINAL UNO;