¿Para qué se utiliza quartus II? Por favor sea más específico.
Altera Quartus II es un entorno de diseño lógico programable cada vez más preferido por los diseñadores de sistemas digitales por sus potentes funciones de diseño y su interfaz intuitiva y fácil de usar.
El software de diseño Altera Quartus II (versión 3.0 y posteriores) es la única herramienta de diseño de la industria que proporciona un flujo de diseño unificado para FPGA y dispositivos HardCopy de función fija. Los ingenieros utilizan las mismas herramientas de bajo costo para verificar funcionalmente y crear prototipos de FPGA Stratix y diseñar dispositivos HardCopy Stratix para producción en volumen. Los diseñadores de sistemas ahora pueden utilizar el software Quartus II para evaluar el rendimiento y el consumo de energía de los dispositivos HardCopy Stratix y diseñarlos para obtener el máximo rendimiento en consecuencia.
El software de lógica programable Quartus II de Altera es la plataforma de desarrollo PLD de cuarta generación. La plataforma Quartus es compatible con herramientas de desarrollo de proveedores de EDA como Cadence, ExemplarLogic, MentorGraphics, Synopsys y Synplicity. Se mejoraron las características de diseño del módulo LogicLock del software, se agregó una opción de compilación FastFit, se mejoró el rendimiento de edición de red y se mejoraron las capacidades de depuración.
Compatible con MAX7000/MAX3000 y otros dispositivos multiplicadores
Además de APEX1K, la versión 2.0 del software de diseño Quartus II ahora también es compatible con APEX 20KE, APEX 20KC, APEX II y Excalibur Embedded de Altera. programa de procesador, Mercury, FLEX10KE y ACEX1K. Además de APEX 20KE, APEX 20KC, APEX II, el programa de procesador integrado Excalibur de ARM, Mercury, FLEX10KE y ACEX1K, que también son compatibles con las series MAX3000A y MAX7000 de dispositivos multiplicadores, los diseñadores de MAX3000A y MAX7000 ahora pueden utilizar todos los aspectos del software de diseño QuartusII. características.
El tamaño del software se reduce y la velocidad es más rápida
El software de instalación QuartusII2.0 es adecuado para 290M, y la instalación completa es adecuada para 700M si personaliza la instalación y. no elija el procesador integrado Excalibur, entonces El espacio requerido para la instalación es 460M, que es más de la mitad del espacio requerido por la versión QuartusII1.1, pero puede admitir el desarrollo de todos los chips ALTERA. Desarrollo de todos los chips ALTERA. Al mismo tiempo, las velocidades de carga, compilación y simulación de software se aceleran enormemente en comparación con la versión 1.1.
El flujo de diseño LogicLock mejora el rendimiento en un 15 %
El software de diseño Quartus II 2.0 mejora el rendimiento en un promedio de un 15 % a través del enfoque de diseño jerárquico mejorado a nivel de bloque LogicLock. El proceso de diseño de LogicLock pone el diseño de todo el módulo bajo el control del diseñador, con la capacidad de utilizar planos secundarios cuando sea necesario. El flujo de diseño LogicLock permite a los diseñadores optimizar y bloquear individualmente el rendimiento de cada módulo, manteniendo el rendimiento general del sistema al crear diseños SOPC de gran tamaño. La versión 2.0 del software de diseño Quartus II integra nuevos algoritmos de flujo de diseño LogicLock en futuros dispositivos Altera para aprovechar al máximo el diseño a nivel de bloque.
Utilice la opción de adaptación rápida para acortar el tiempo de compilación
Quartus II 2.0 tiene una nueva opción de compilación de adaptación rápida. Cuando se selecciona esta opción, el tiempo de compilación se reducirá en un 50 % en comparación. a la configuración predeterminada. La adaptación rápida conserva la configuración de rendimiento óptima y acelera el proceso de compilación. Esto reducirá la cantidad de iteraciones del algoritmo de adaptación del diseño, acelerará la compilación y minimizará el impacto en el rendimiento del diseño.
Las nuevas funciones reducen la verificación a nivel del sistema
La versión 2.0 del software de diseño Quartus II introduce nuevas funciones que aceleran el proceso de verificación, que suele ser la etapa más larga en el flujo de diseño SOPC. Durante la compilación inicial, la nueva tecnología SignalProbe permite a los usuarios dirigir nodos internos a pines no utilizados para su análisis, preservando al mismo tiempo el enrutamiento, el marco de tiempo y los archivos de diseño originales del diseño. Además, los diseñadores pueden desarrollar rápidamente vectores de simulación HDL utilizando las plantillas de prueba HDL proporcionadas en la nueva versión.
La versión 2.0 del software de diseño Quartus II también crea automáticamente un banco de pruebas HDL completo a partir de archivos de forma de onda del simulador Quartus II.
La versión 2.0 del software de diseño Quartus II también admite el diseño de E/S de alta velocidad mediante la generación de modelos especializados de especificación de información de búfer de E/S (IBIS) para importar a herramientas populares de integración de señales EDA. Los modelos IBIS se personalizan en función de la configuración estándar de E/S para cada pin del diseño, lo que simplifica el análisis con herramientas de terceros.