Descripción de SJA1000
1. Lógica de gestión de interfaz IML
La lógica de gestión de interfaz interpreta comandos de la CPU, controla el direccionamiento de los registros CAN y proporciona información de interrupción e información de estado al controlador principal.
2． Búfer de transmisión TXB
El búfer de transmisión es la interfaz entre la CPU y el procesador de flujo de bits BSP. Puede almacenar la información completa enviada a la red CAN. El búfer tiene una longitud de 13 bytes y lo escribe la CPU. Lectura BSP.
3. Búfer de recepción RXB RXFIFO
El búfer de recepción es la interfaz entre el filtro de aceptación y la CPU. Se utiliza para almacenar información recibida desde el bus CAN. El búfer de recepción RXB tiene 13 bytes y sirve como FIFO de recepción. RXFIFO. La CPU puede acceder a una ventana de 64 bytes de longitud. Con el soporte de este FIFO, la CPU puede recibir otra información mientras procesa información.
4. Filtro de aceptación ACF
El filtro de aceptación compara los datos que contiene con el contenido del código de identificación recibido para decidir si se recibe la información. En una prueba de recepción pura, toda la información se almacena en el RXFIFO.
p>5. Procesador de flujo de bits BSP
El procesador de flujo de bits es un dispositivo de programa que controla el flujo de datos entre el búfer de transmisión RXFIFO y el bus CAN. También realiza errores en el bus CAN. . Detección, arbitraje, relleno y manejo de errores
6. Bit Timing Logic BTL
Bit Timing Logic monitorea el bus CAN del puerto serie y procesa la temporización de bits relacionada con el bus. Sincroniza el flujo de bits del bus CAN durante la transmisión del bus dominado débilmente al comienzo del. mensaje y sincroniza de forma física el mensaje recibido Vuelva a sincronizar la siguiente transmisión con sincronización suave BTL, que también proporciona períodos de tiempo programables para compensar las transiciones de fase de tiempo de retardo de propagación, por ejemplo, debido a la deriva de oscilación y define el punto de muestreo y el número de muestras en. tiempo de un bit
7. Lógica de gestión de errores EML
EML es responsable de la gestión de errores del módulo de la capa de transporte. Recibe informes de errores del BSP y notifica al BSP y al IML para que lo realicen. Estadísticas de errores El SJA1000 es el mismo que su predecesor PCA82C200 en software y pines. Es compatible con controladores independientes. Sobre esta base, agrega muchas funciones nuevas para lograr compatibilidad de software con SJA1000. :
1 El modo BasicCAN es compatible con PCA82C200
2 Funciones ampliadas del modo PeliCAN
El modo de trabajo se selecciona mediante el bit de modo CAN en el registro divisor de reloj. El modo predeterminado es el modo CAN básico
1 Compatibilidad con PCA82C200
En el modo CAN básico, SJA1000 emula el controlador independiente PCA82C200. Todos los registros conocidos se describen en las secciones 6.2.1.1. a 6.2.1.4
Las características son diferentes a las de PCA82C200. Esto se debe principalmente a la compatibilidad del software.
Modo síncrono 1.1
No hay bit SYNC en el. registro de control de SJA1000 En PCA82C200, es sincronización de bits CR.6 solo en el bus CAN
Debilidad: solo es posible controlar la transición. La escritura de este bit no tiene ningún efecto. software.
Este bit puede leer el valor escrito previamente para la activación. El circuito no tiene ningún impacto
1.2 Registro divisor de reloj
Se utiliza el registro divisor de reloj. para seleccionar el modo de funcionamiento CAN Basic CAN /Peli CAN Utiliza el registro divisor de reloj retenido de PCA82C200
Escribiendo un valor entre 0 y 7 como en PCA82C200 se ingresará al modo Basic CAN. Modo Motorola dividido por 12
y otro reservado para el modo Intel dividido por 2. Los bits complementan algunas funciones adicionales. Los bits CBP se configuran en la Tabla 49.
Bypass los internos. Comparador de entrada RX para reducir retrasos internos cuando se utilizan circuitos de transmisión externos
1.3 Búfer de recepción
El concepto de búfer de recepción dual en PCA82C200 se reemplaza por el FIFO de recepción en Peli CAN. el software no producirá excepto aumentar la posibilidad de desbordamiento de datos
Impacto en la aplicación antes del desbordamiento de datos
El búfer puede recibir más de dos mensajes de hasta 64 bytes
1.4 CAN 2.0B
SJA1000 está diseñado para admitir completamente el protocolo CAN 2.0B, lo que significa que al procesar información de trama extendida Al mismo tiempo, se corrigió el error del oscilador extendido. En el modo CAN básico, solo se puede enviar y recibir la información de trama estándar de un código de identificación de 11 bytes de longitud si se detecta CAN en este momento, si hay una trama extendida. información en el autobús, se permitirá si la información es correcta y se dará una señal de confirmación pero no se generará ninguna interrupción en la recepción
2 La diferencia entre los modos Basic CAN y Peli CAN
En el modo Peli En CAN, SJA1000 tiene un registro reorganizado SJA1000 que contiene muchas funciones nuevas. Contiene todos los bits diseñados en PCA82C200
y algunos bits de funciones nuevos el modo Peli CAN admite todas las funciones especificadas. Protocolo CAN 2.0B. Código de identificación de 29 bits