Verilog implementa la multiplicación de matrices. Soy un principiante en FPGA. Ahora quiero implementar una multiplicación de matrices, es decir, la matriz de entrada A, la matriz B y la matriz de salida c=A*B.
1. Almacene dos matrices en la unidad de almacenamiento (registro). ¿Qué tipo de reloj se utiliza para escribir los datos?
Si A y B son variables, los datos deben ser escritas en la memoria en lugar de inicializadas, las escrituras siguen el tiempo de escritura de la memoria.
2 Cómo sacar los datos para multiplicación y acumulación. Vi que la matriz sistólica se usa comúnmente, pero no la entiendo muy bien.
Proporcione la dirección de. el elemento de la matriz, lo lee de la memoria y pulsa Las matrices son estructuras de canalización.
3. El bucle for se utiliza en la programación de software. Cuando se implementa en verilog, ¿se establece un bit de bandera para determinar cuándo finaliza la operación?
La forma de pensar en el diseño de hardware es diferente a la del diseño de software. El software for in se ejecuta reciclando el código en el cuerpo del bucle, mientras que el for in hardware debe implementarse mediante circuitos de hardware reales. .
Mi pensamiento es bastante confuso, por favor dame algún consejo~
Mi pensamiento es realmente confuso y los conceptos no están claros, pero es mejor sentar una buena base :)