verilog Quiero cambiar la entrada del puerto serie a 8 como datos pero no sé cómo programarlo.
módulo hh(clr, clk, clk1, din, fifo, out);
entrada clr, clk, clk1, din
salida [7: 0] fifo; Necesito tener 8 bits de salida, debe ser un byte, así que lo voy a modificar de la misma manera.output [7:0]out;
reg [7:0]out;
reg [7:0] fifo;
siempre @(posedge clk) comenzar
if(!clr)
fifolt;= 0;
else
fifolt; ={fifo[6:0], din}; //equivalente, un reloj que tendrá un bit de datos
//cambiar hacia adentro (desplazar hacia la izquierda),
finalizar
siempre @(posedge clk1) comenzar
salir lt;= quince;
end
endmodule
No he cambiado otras partes del tuyo. Una vez completado el cambio de datos, se puede generar, que es clk1. lo diseñaste tú mismo. Sí
Gracias.