Problemas del entorno de desarrollo del lenguaje Verilog hdl

HDL es un lenguaje de descripción de hardware (se utilizan principalmente verilog y VHDL), que se utiliza para el diseño lógico de FPGA. El aprendizaje de HDL tiene como objetivo desarrollar FPGA.

El aprendizaje de FPGA incluye dos aspectos: software y hardware. El aspecto de software incluye el uso de software oficial, como la plataforma de desarrollo xilinx ISE, la plataforma de desarrollo Altera quartusII, etc., y el aspecto de hardware son chips FPGA y. circuitos periféricos;

Usar verilog para desarrollar FPGA es uno de los métodos de desarrollo de FPGA. Este método generalmente usa verilog para describir la lógica que debe implementarse y luego descarga el código escrito al chip FPGA a través del software. síntesis.La FPGA realiza físicamente la función diseñada y luego la aplica al circuito;

ise y quarusII pueden escribir lenguaje hdl para aprender hdl, de lo contrario, debe escribirlo en papel. una placa central fpga costará menos de 200