Red de conocimiento informático - Problemas con los teléfonos móviles - Todas las declaraciones en verilog hdl se ejecutan en paralelo, entonces, ¿cómo se puede retrasar una de las declaraciones? ¿Puedes ayudarme a modificar el programa a continuación?

Todas las declaraciones en verilog hdl se ejecutan en paralelo, entonces, ¿cómo se puede retrasar una de las declaraciones? ¿Puedes ayudarme a modificar el programa a continuación?

Ahora escriba la declaración de la unidad de tiempo delante del módulo, "escala de tiempo 1 ms/100 ns

Luego # 5 asigne spi_AB = spi_dat_r[spi_count];

Eso es todo.