¿Cómo convertir un valor existente de 16 bits a un número sin signo en verilog hdl?

¿Cómo convertir, conversión absoluta o conversión directa? La conversión directa consiste en agregar cero delante del número para convertirlo en un número sin signo, pero no importa si no lo convierte de todos modos, la máquina utiliza de forma predeterminada un número sin signo.

Tomar el valor absoluto significa tomar el complemento.

Por ejemplo

reg [15:0] data_s;

reg [15:0] data_us;

asignar data_us=( datos_s [15])?{1'b0,~(datos_s[14:0]-1)}:datos_s;