¿Cómo configurar la estrategia de síntesis e implementación de vivado?

1) Las opciones están en XDC y TCL. Debes agregarlas manualmente. Se recomienda que las relacionadas con el proyecto se coloquen en TCL y las relacionadas con FPGA en XDC. Es diferente de ISE, pero es muy rápido (el multinúcleo no es bueno y los resultados son inestables) y Vivado tarda 3 horas en completarse. Tiene hasta 8 núcleos y se siente como si estuviera volando. no puede ser demasiado bajo. 2) Tengo reservas sobre el chipscope, el banco de pruebas es el camino a seguir y algunas señales están en el osciloscopio, especialmente el ajuste de fase. 3) Tengo reservas sobre HLS. 4) El algoritmo todavía está escrito paso a paso en Verilog. C MATLAB hace la teoría y Verilog la implementa. Adelantar en curvas no es realista ahora. Después de unos años, tal vez algún día sea útil. Lo anterior es mi opinión personal