horario de máxima audiencia cómo ver el horario

PrimeTime es un analizador de temporización estático a nivel de puerta, de chip completo y de un solo punto de Synopsys diseñado para analizar la temporización de ASICS digitales síncronos a gran escala. primeTime funciona en el nivel de puerta del diseño y está estrechamente integrado con otras herramientas de Synopsys. Características y funciones básicas: Verificaciones de sincronización: Verificación de configuración y retención (Verificación de configuración y retención) Verificación de recuperación y eliminación (Verificación de recuperación y eliminación) Verificación de ancho de pulso de reloj (Verificación de ancho de pulso de reloj) Verificación de activación de reloj (Verificación de puerta de reloj) Verificación de diseño: Sin reloj Verificación de ancho de pulso de reloj Verificación de control de reloj Verificación de diseño: Registros sin puntos finales de reloj Puntos finales sin restricciones de tiempo Separación de reloj maestro-esclavo Registros con múltiples generaciones de relojes Combinaciones de relojes sensibles al nivel Verificaciones de diseño de bucle de retroalimentación. Verificaciones de reglas de diseño de bucle de retroalimentación combinadas, que incluyen capacitancia máxima, transición máxima y distribución máxima. Proceso y métodos de análisis de tiempos PrimeTime: Pasos a seguir antes del análisis de tiempos: 1. Pasos a seguir antes del análisis de tiempos: 1. Configurar el entorno de diseño - Crear búsqueda Rutas y rutas de enlace - Leer en diseño y bibliotecas - Enlace a diseño de nivel superior - Crear condiciones operativas, vincular modelos de carga, cargas de puertos, tiempos de conducción y transferencia 2. Especificar declaraciones de tiempo (restricciones) - Definir ciclos de reloj, formas de onda, incertidumbres y Limitaciones de tiempo. Definir ciclos de reloj, formas de onda, incertidumbres y retrasos - Describir retrasos en los puertos de entrada y salida 3. Describir anomalías de tiempo - Rutas de ciclos múltiples - Rutas falsas - Describir retrasos máximos y mínimos, segmentación de rutas y tiempos de falla. 4.mkdir primetime

cd primetime cp -r $SYNOPSYS/doc/pt/tutorial cd tutorial Verifique si los siguientes archivos están en el directorio: AM2910.db design para design.db CONTROL de nivel superior. db para bloque CONTROL Design.db REGCNT.db Diseño de bloque REGCNT.db UPC.db Diseño de bloque UPC.db Y.data Archivo de datos de impresión de bloque Y Y.mod Archivo de modelo de impresión de bloque Y Y_lib.db Biblioteca de bloques Y.db STACK_lib. biblioteca db para bloques STACK pt_lib.db biblioteca de tecnología.db stack.qtm.pt Script de modelo de sincronización rápida para optimización de bloques de pila.dcsh Script de optimización DC_shell timing.dcsh DC shell para traducción Ejemplo de script de sincronización tutorial.pt Script tutorial completo de PrimeTime para su referencia . El ejemplo es el microprocesador AM2910 y se muestra el diagrama de bloques. Ejecute PrimeTime: pt_shell Defina la ruta de búsqueda y la ruta del enlace: pt_shellgt; establezca search_path ".". Pt_shellgt;set link_path "* pt_lib.db STACK_lib.db Y_lib.db" * pt_lib.db STACK_lib.db Y_lib.db Diseños de lectura: PrimeTime admite los siguientes formatos de diseño: Archivos de base de datos .Synopsys (.db) (use el comando read_db) .Archivo netlist de Verilog (use el comando read_verilog). Archivo netlist en formato de intercambio de diseño electrónico (EDIF) (use el comando read_edif).

Archivo netlist VHDL (use el comando read_vhdl) Lea el archivo de diseño de nivel superior AM2910: pt_shellgt; read_db AM2910.db Cargando el archivo db "/u/joe/primetime/tutorial/ AM2910.1 Diseño de enlace: pt_shellgt; link_design AM2910 Cargando el archivo db ' / u/joe/primetime/tutorial/pt_lib.db'

Cargando archivo db '/u/joe/ primetime/tutorial/STACK_lib.db' Cargando archivo db '/u/joe/primetime/tutorial/ Y_lib .db' Diseño de vinculación AM2010 ... Cargar archivo de base de datos '/u/joe/primetime/tutorial/STACK.db' ... Diseño para vincular AM2910: CONTROL, REGCNT, STACK, UPC, Y Se utiliza para conectar Bibliotecas AM2910: STACK_lib , Y_lib, pt_lib El diseño "AM2910" se ha vinculado correctamente Muestra el diseño actualmente cargado: pt_shellgt; list_designs Obtenga la información de la unidad actualmente cargada: pt_shellgt; report_cell Compile el modelo Stamp: el modelo Stamp es una secuencia de sincronización estática de módulos complejos como DSP o Los modelos RAMS existen junto con los modelos .lib y no reemplazan a los modelos .lib. - Los modelos etiquetados se utilizan para diseños a nivel de transistor sin listas de red a nivel de puerta. - El lenguaje de modelo etiquetado es un lenguaje de código fuente compilado en Synopsys. formato de archivo, puede ser utilizado por PrimeTime o Design Compiler - Los modelos de marcador contienen arcos de sincronización de pin a pin, datos de tiempo de construcción y retención, información de modo, capacitancia de pin y capacidades de accionamiento, etc. Los modelos de marcador también pueden guardar atributos (área, etc.) - Las salidas de tres estados, los pestillos y los relojes generados internamente se pueden modelar. Los modelos de marcador constan de dos formatos de archivo de código fuente: - Los archivos .mod contienen solo descripciones de arco de pin a pin (sin datos de latencia). ). Modelo marcado del módulo Y en AM2910 (los archivos fuente marcados son Y.mod e Y.data): pt_shellgt; compile_stamp_model -model_file Y.mod\ -data_file Y.data -output Y Escriba el núcleo de la biblioteca del modelo en ?/Y_lib.db. ? Escribir el modelo en ?/Y.db? PrimeTime genera dos archivos .db: Y_lib.db: un archivo de biblioteca que contiene una unidad (celda). Esta unidad se llama núcleo. Y.db: hace referencia al archivo de diseño del núcleo de la unidad en Y_lib.db.