El módem de banda ancha con interfaz USB no pasa por la tarjeta de red. ¿Cómo puedo acceder a Internet sin una tarjeta de red?
En términos generales, después de dividir la línea telefónica por la línea divisoria de frecuencia, la señal ingresa al módem adsl y luego el gato procesa la información de los datos y luego la envía a la computadora a través de la línea USB.
Hasta cierto punto, también se puede considerar que es la tarjeta de red de la línea telefónica.
Resumen: AD20msp910 es un chipset para MÓDEM ADSL proporcionado por ADI. Incluye interfaz de computadora AD6435, coprocesador AD6436DMT, chip de interfaz analógica AD6437, controlador/transceptor de línea AD816 y procesador de señal digital ADSP-2183. El artículo presenta los principios básicos de la tecnología ADSL, así como las características estructurales y la clasificación de pines de AD6435, AD6436, AD6437 y ADSP-2183. Finalmente, se brindan los principios de diseño y los métodos para diseñar un MÓDEM ADSL utilizando este conjunto de chips.
Palabras clave: MÓDEM USB ADSL AM20msp910
Con el creciente desarrollo de Internet, van aumentando paulatinamente diversos servicios multimedia interactivos, lo que requiere cada vez más velocidades de conexión de red altas. Es de gran importancia para los investigadores de aplicaciones lograr una conexión de alta velocidad con la red a través de líneas telefónicas tradicionales de dos hilos. Este artículo presenta un método de uso de la tecnología ADSL (Línea de suscripción digital asimétrica) para lograr acceso a la red de alta velocidad utilizando líneas telefónicas con núcleo de cobre estándar. Combinado con un proyecto de aplicación, el autor completó el diseño y desarrollo del módem ADSL utilizando el chipset ADSL MODEM de ADI y el chip de interfaz USB de CYPRESS.
1 Principios básicos de la tecnología ADSL
La tecnología ADSL tiene dos características principales: En primer lugar, se puede realizar en una línea con una longitud inferior a 4 kilómetros (desde la central telefónica local al usuario de teléfono local) Puede realizar comunicación asimétrica full-duplex en una línea telefónica ordinaria con un enlace descendente máximo de 8 Mbps y un enlace ascendente de 640 kbps; en segundo lugar, se puede almacenar en la misma línea con un teléfono analógico ordinario para mejorar la calidad; utilización de la línea telefónica y lograr comunicación de voz y digital al mismo tiempo sin interferir entre sí.
Las tecnologías centrales de ADSL incluyen principalmente tecnología de multiplexación y tecnología de modulación.
1.1 Tecnología de multiplexación
La tecnología de multiplexación consiste en dividir bandas de frecuencia en líneas telefónicas con núcleo de cobre para establecer múltiples canales de frecuencia, multiplexación por división de frecuencia (FDM) y cancelación de onda de retorno (EC). de dos maneras. Además de utilizar la misma banda de frecuencia de 0-4 kHz para transmitir señales telefónicas analógicas, los dos métodos tienen diferencias técnicas principalmente en el procesamiento de las bandas de frecuencia restantes: FDM divide las bandas de frecuencia restantes de las líneas telefónicas con núcleo de cobre en enlace ascendente/enlace descendente. Son dos áreas independientes de comunicación. El canal de enlace ascendente está compuesto por canales de baja velocidad correspondientes utilizando un método de división de tiempo. El canal de enlace descendente está compuesto por uno o más canales de alta velocidad más uno o más canales de baja velocidad EC divide el resto. banda de frecuencia en canales de enlace ascendente/descendente En dos áreas superpuestas, la composición del canal es similar a FDM, pero las señales superpuestas deben estar separadas por canceladores de eco locales. El modo EC hace que el sistema sea más complejo debido a la superposición de canales, por lo que generalmente es más conveniente aplicar la tecnología de modulación DMT.
1.2 Tecnología de modulación
Las principales tecnologías de modulación utilizadas actualmente en el MÓDEM ADSL son: QAM (Modulación de Amplitud en Cuadratura), CAP (Modulación de Fase/Amplitud sin Portadora) y DMT (Multitono Discreto). modulación), dado que la integración del chip AD20msp910 utiliza tecnología DMT, los principios técnicos de DMT se analizan aquí.
La modulación DMT se basa principalmente en la tecnología de modulación multiportadora, que divide el ancho de banda de 0 a 1.104MHz en 256 subcanales ortogonales con un ancho de banda de 4kHz. Cada subcanal se modula utilizando la frecuencia central correspondiente al subcanal. La modulación utiliza el método QAM y los datos de entrada modulados se asignan de forma adaptativa entre 0 y 15 bits/símbolo/Hz según la capacidad de transmisión de cada canal. un cierto Cuando un subcanal afecta la capacidad de corrección de errores del sistema debido a una calidad de transmisión reducida, la velocidad de datos del canal se puede reducir para aumentar la velocidad de transmisión de otros subcanales.
Teóricamente, el ancho de banda máximo del flujo de datos ascendente es: 25 canales × 15 bits/símbolo/Hz canal × 4kHz = 1,5Mbps. El ancho de banda máximo del flujo de datos descendente es: 249 canales × 15 bits/símbolo/Hz/canal × 4 kHz = 14,9 Mbps. Sin embargo, en aplicaciones prácticas, la velocidad ADSL de la tecnología de modulación DMT está estrechamente relacionada con la longitud, el diámetro y el tendido del cable de la línea local. Cuando el diámetro de la línea local es de 0,5 mm y la longitud es de 2,7 km, la velocidad del enlace descendente es. 6,1 Mbps.
En los primeros días del desarrollo de la tecnología ADSL, un módem ADSL requería más de 20 circuitos integrados. Con el avance de la tecnología, en los últimos años, muchos fabricantes de circuitos integrados han lanzado nuevos conjuntos de circuitos integrados, generalmente de 3 a 6 circuitos integrados. El AD20ms910 lanzado por Analog Device Company es un paquete ADSL relativamente popular basado en tecnología de modulación DMT. Este paquete es actualmente uno de los paquetes de solución ADSL con funciones más completas en este campo y cumple totalmente con los estándares técnicos ANSI, ETSI e ITU. El transceptor AD6435 (DTIR) en este conjunto de chips se utiliza para proporcionar la interfaz serie del conjunto ADSL y otras partes del MÓDEM; el coprocesador AD6436 (DEM) se utiliza para proporcionar las funciones centrales de procesamiento de señales digitales requeridas por DMT; tecnología analógica AD6437 La parte frontal (AFIC) combina todas las operaciones de señal mixta y analógica ADSL en un chip, incluidos convertidores A/D (ADC) y convertidores D/A (DAC), filtros, amplificadores, etc.; el controlador de línea AD816 Combina todas las unidades básicas de redes de alta velocidad, como controladores de línea, receptores, amplificadores, etc.; el procesador de señal digital de uso general ADSP2183 se utiliza como controlador del sistema. El diagrama de bloques estructural del sistema MÓDEM ADSL diseñado utilizando este conjunto de chips se muestra en la Figura 1.
2 chips en el paquete ADSL
2.1 chip de interfaz serie AD6435
AD6435 es un chip utilizado en el paquete ADSL de ADI para interactuar con el sistema informático. se utiliza para implementar todas las operaciones de interfaz digital, incluido el llenado/eliminación de bits y el almacenamiento elástico, la sincronización y la inserción/eliminación de EOC y AOC (que es un protocolo de control de estado estable para la información de transmisión de la estructura de supertrama), generación/detección de CRC, secuencia pseudoaleatoria; códec, corrección/detección de errores directos, interpolación/eliminación, etc. El chip tiene múltiples modos de conexión, como entrada/salida full-duplex, entrada simplex (solo para ATU-C), salida simplex (para ATU-C) y salida simplex (para ATU-R).
Los pines del AD6435 se pueden dividir en seis partes a partir de los objetos de interfaz conectados, a saber, la interfaz del procesador de señal digital ADSP2183, la interfaz de derivación TICL, la interfaz de datos, la interfaz de control, la interfaz de RAM entrelazada y la interfaz AD6436. La dirección del flujo de la señal se puede determinar a partir de la marca de dirección del flujo del pasador. La estructura funcional de la interfaz de pin del AD6435 se muestra en la Figura 2.
A (13:0) en la interfaz del procesador de señal digital es un bus de direcciones de 14 bits para DSP; D (15:0) es un bus de datos de longitud de palabra de 16 bits: DSP-CLK-DSP. es el reloj de salida, NRD, NRW y NCS son señales de lectura/escritura de RAM y de selección de chip utilizadas respectivamente para DSP y están activas a bajo nivel;
RX-BUT y TX_BUF en la interfaz de derivación TICL son conexiones de búfer para recibir y enviar datos respectivamente. RX_FR y TX_FR se utilizan para la sincronización de tramas de recepción y envío respectivamente. RFS y TFS son para recepción y envío de bytes. respectivamente, RX_SPFR y TX_SPFR son la sincronización de supertrama de la señal del transceptor, respectivamente; RS_SPFR1 es la señal de sincronización de la supertrama entrelazada de recepción es la salida del reloj y puede usarse como señal de referencia para la sincronización.
Hay dos grupos de interfaz de datos ***, a saber, estado dúplex y estado simplex. Algunos pines no se utilizan en estado simplex.
DUPLX_RX se usa para el flujo de datos recibidos dúplex, DUPLX_TX se usa para el flujo de datos de entrada dúplex, DUPLX_XLKO se usa para restaurar el reloj dúplex, DUPLX_CLKI es el reloj dúplex de entrada SIMPLX_RX recibe el flujo de datos descendente en modo RT y en modo CO Este pin; no se usa SIMPLX_TX ingresa el flujo de datos descendente en modo CO pero no se usa en modo RT. El pin SIMPLX_CLKO restaura el reloj del flujo de datos descendente en modo RT y se usa en modo RT. no se utiliza. Este pin no se utiliza en modo CO. (El modo RT es el Módem ADSL del cliente y el modo CO es el Módem ADSL del centro de datos).
La señal de reloj principal MCLK de la interfaz de control es de 35.328MHz. RT-NCO es el terminal de selección del modo de operación. Es 1 en modo RT y 0 en modo CO. NRESET es el pin de reinicio y está activo en nivel bajo (4:0), excepto que TEST2 y 4 están conectados a la señal de tierra. a través de una resistencia de 10kΩ, el resto no se aceptan.
M-A (14:0) en la interfaz de RAM entrelazada es un bus de direcciones de RAM entrelazada de 15 bits, M-D (7:0) es una línea de datos de RAM entrelazada de 8 bits NM -OE y NM-; Somos líneas de señal de habilitación de lectura y escritura respectivamente.
La interfaz DME se utiliza para conectar el AD6435 (DTIE) y el coprocesador DMT AD6436 (DME). La parte de la interfaz serie TX utiliza las siguientes señales: solicitud de datos TX-DREQ proporcionada por DME, TX-FRM; DME proporciona luz estroboscópica de trama de transmisión, luz estroboscópica de bytes de transmisión proporcionada por TX-BS DTIR y transmisión de datos enviada por TX-SDATA DTIR. Las señales utilizadas en la parte de la interfaz serie RX incluyen: RX-FRM DME proporciona luz estroboscópica de trama de recepción, RX-BS La recibir byte estroboscópico proporcionado por DME, RX-SDATA son los datos seriales de recepción enviados por DME, RX-DREQ es la solicitud de datos de recepción generada por DTIR, etc. TX-RX-SCLK es el reloj serial de transmisión/recepción generado por DME. , este reloj se puede utilizar como reloj común para enviar y recibir.
2.2 Coprocesador DMT AD6436
AD6436 es un acelerador DMT dedicado, que se utiliza para completar diversas operaciones en la transmisión y recepción de datos, como codificación y decodificación QAM, IFFT y filtros, interpolación, etc.
El chip AD6436 es un chip intermedio y su clasificación de pines es relativamente simple. Se divide en tres partes: la interfaz con el AD6436, la interfaz con el AD6437 y la interfaz con el DSP. La disposición de los pines del AD6436 se muestra en la Figura 3.
TX-DREQ (RX-DREQ) en la interfaz con AD6435 se usa para la solicitud de datos del puerto serie TX (RX); TX-BS (RX-BS) se usa para el puerto serie TX (RX); El byte estroboscópico del puerto; TX-SDATA (TX-SDATA) son los datos seriales del puerto serial TX (RX); TX-FRM (RX-FRM) es el pulso de trama del puerto serial TX (RX); - RX-SCLK es el reloj serie del puerto serie TX (RX); MCLK es el reloj principal del chip (35.328MHz es el pin de control de modo). cuando es 0, está en modo CO; NRESET es el terminal de reinicio y está activo en nivel bajo.
Los pines de interfaz de la interfaz AD6437 se utilizan principalmente para interactuar con el ADC y DAC en la parte analógica ADSL AD6437. Entre ellos, TX (15:0) es la salida de 16 bits enviada a la transmisión. DAC; RX (15:0) es la entrada de 16 bits del ADC receptor; TX-CLK y RX-CLK son los relojes de salida utilizados para transmitir y recibir datos válidos limitados de D/A y A/D respectivamente. Vale la pena señalar que aunque ambas interfaces de datos son de 16 bits, el AD6437 tiene menos bits de interfaz. En aplicaciones reales, estos pines deben conectarse a tierra o a un nivel alto según las necesidades reales.
DSP accede al chip AD6436 a través de la interfaz DSP. Los pines de interfaz incluyen principalmente: bus de direcciones A de 14 bits (13:0), bus de datos D de 16 bits (15:0), pines de control NRD (lectura), NWR (escritura) y NCS (selección de chip), etc.
2.3 Chip frontal analógico AD6437
El chip AD6437 se utiliza para la interfaz entre sistemas ADSL y líneas telefónicas analógicas, incluidas piezas AD y DA de alta velocidad para convertir digital y analógico. señales entre sí, así como interfaces de usuario. Para mejorar las características de la señal, utilice filtros programables en los modos ATU-C y ATU-R. El diseño analógico del circuito interno del chip es flexible y puede programarse para usarse o omitirse. Esta función variable permite utilizar el chip en otros sistemas de aplicaciones ADSL o sistemas de control de instrumentos.
Los pines del AD6437 se pueden dividir en cuatro partes principales según sus funciones: canal de envío, canal de recepción, circuito auxiliar y de soporte, interfaz y lógica de control. La figura 4 muestra su diagrama de estructura funcional.
TX (13:0) en el canal de transmisión se utiliza para enviar datos al DAC; TX-CLK es el reloj de bloqueo de datos del DAC; la resistencia de conexión en el pin TX-FSADJ puede determinar el transmisión DAC Rango de salida de corriente, TX-COMP y TX-IBIAS son pines de acoplamiento de nodos internos del circuito TX-DACOUT[A,B] son pines de salida de corriente complementarios, TX-FILIN[A,B] y TX-FILOUT[; A, B] es la entrada y salida diferencial del filtro de paso bajo del transmisor.
RX[11:0] en el canal de recepción es la salida digital del ADC RX-CLK es el reloj de muestreo de entrada del ADC RX-PGA-IN[A,B] es el pin de entrada diferencial de; el PGA RX -AAF-OUT[B,A] es el pin de salida diferencial del filtro antialiasing RX-ADC-IN[A,B] es la entrada diferencial del ADC, RX-VRE es la referencia externa; la salida de voltaje del AD6437 RX -REF[B,T] es el pin de acoplamiento del voltaje de referencia del ADC.
El pin del circuito auxiliar TR-DAC-OUT es el pin de salida de voltaje del DAC de reparación de marca de tiempo.
Los pines de interfaz y lógica de control son pines de entrada, utilizados principalmente para controlar las señales y datos enviados por el procesador.
3 Otros chips utilizados en el MÓDEM
En el chip de soporte AD20msp910, también hay chips de soporte como el ADSP-2183 para procesamiento de señal digital y el controlador de línea/amplificador receptor AD816, Pero todos estos chips pueden ser reemplazados por otros chips similares. La siguiente es una breve introducción a los chips más importantes utilizados en el MÓDEM ADSL.
3.1 Procesador de señal digital ADSP-2183
ADSP-2183 es un microordenador de un solo chip producido por ADI. Para adaptarse al procesamiento de señales digitales (DSP) y otras aplicaciones de procesamiento numérico de alta velocidad, se ha optimizado la estructura del sistema del dispositivo.
Combina la parte central del ampliamente utilizado producto de la serie DSP ADSP-2100 con la estructura de microprocesador tradicional, por lo que tiene las características de cálculo de alta velocidad y aplicación flexible. Especialmente adecuado para su uso en equipos de comunicación. Sus características principales son las siguientes:
(1) Es compatible con el código de instrucciones del DSP de la serie ADSP-2100 y también amplía el conjunto de instrucciones para proporcionar muchas instrucciones de control flexibles y operación multifunción. Las instrucciones pueden ser La operación se completa en un ciclo de procesador. Con la cooperación de la estructura del sistema de tres buses, ADSP-2183 le permite realizar múltiples accesos a operandos en un solo ciclo de instrucción en paralelo. Bajo la condición de una fuente de alimentación de 3,3 V y un oscilador de cristal de 26,32 MHz, cada ciclo de instrucción es de 25 ns, por lo que la velocidad de funcionamiento del procesador puede alcanzar los 52 MIPS.
(2) Tiene 80k bytes de RAM en el chip, que se pueden configurar como 16k palabras (24 bits) de RAM de programa en el chip y 16k palabras (16 bits) de RAM de datos en el chip. . El circuito de apagado proporciona soporte para batería RAM de bajo consumo. Tiene una capacidad de interfaz de memoria de 4 Mbytes y puede almacenar grandes tablas de datos y programas. Al mismo tiempo, la memoria del programa se puede utilizar como memoria de doble propósito de programa/datos.
(3) ADSP-2183 tiene ALU independiente, multiplicador/acumulador (MAC) y unidad de cálculo de desplazamiento, que puede operar directamente con datos de 16 bits.
La ALU puede realizar operaciones aritméticas y lógicas estándar; el MAC se utiliza para realizar operaciones de multiplicación y multiplicación/suma acumulativa de 40 bits, multiplicación/resta; la unidad de cálculo de desplazamiento se utiliza para realizar desplazamientos lógicos y aritméticos, derivación de exponentes y otras operaciones. Las unidades de desplazamiento también se pueden utilizar eficazmente para implementar el control de formatos numéricos, incluidas las representaciones de punto flotante de datos de bloques y de varias palabras. El bus de resultados interno (R) puede enviar los resultados de la operación directamente a cualquier unidad de entrada o salida que deba entregarse en el siguiente ciclo de la máquina. El procesador tiene dos generadores de direcciones de datos independientes y un potente secuenciador de programas sin bucles de desbordamiento y ejecución de instrucciones condicionales. Se puede observar que la estructura de hardware del procesador garantiza un alto rendimiento de procesamiento.
(4) Tiene un temporizador programable/preestablecido de 16 bits y 6 interrupciones externas; se caracteriza por pines de funciones programables, por lo que tiene capacidades de señal de sistema flexibles.
(5) El puerto DMA interno de 16 bits se puede utilizar para acceso de alta velocidad al contenido de la RAM en el chip. Para la memoria de programas y datos, también proporciona capacidades DMA de 8 bits. son transparentes para los usuarios.
(6) El procesador también tiene sólidas capacidades de interfaz periférica; la interfaz de excepción de E/S tiene 2048 direcciones para admitir dispositivos externos paralelos y el espacio de direcciones de E/S es coherente con el espacio de la memoria del programa. está separado, lo que puede simplificar el diseño periférico del usuario. Además, ADSP-2183 también proporciona dos puertos serie de doble búfer con capacidades de almacenamiento automático de datos, lo cual es muy conveniente para expandir conexiones de hardware externo. En el diseño del MÓDEM ADSL, el autor aprovechó esta característica para simplificar la interfaz.
Chip de interfaz USB 3.2
La tecnología USB (Universal Serial Bus) es un nuevo tipo de tecnología de interfaz externa. Su característica más importante es que puede proporcionar velocidades extremadamente altas (la velocidad máxima actual). puede hasta 12 Mbps), resolviendo así los complejos y engorrosos problemas de configuración cuando los dispositivos externos de los usuarios están conectados a la computadora. También proporciona una interfaz unificada para acceder a varios dispositivos externos mediante conexión en cascada, aliviando así en gran medida las dificultades de configuración de larga data entre el host y los dispositivos externos.
En el método de conexión entre el MÓDEM ADSL (RT) y el ordenador, se pueden utilizar varias opciones como interna (tarjeta PIC) o externa (red o conexión USB). Dado que ADSL es un dispositivo de acceso de alta velocidad, tiene las características de alta velocidad de conexión USB, conexión flexible y capacidad de selección por parte del usuario. Por lo tanto, el autor diseñó este MÓDEM como un método de conexión USB externo. Al mismo tiempo, basándose en los principios de selección de amplia aplicabilidad, diseño flexible, aplicación conveniente y precio razonable, se determinó el chip de interfaz USB monolítico que utiliza la estructura de microprocesador EZ-USB, el transceptor USB y el motor de interfaz serie (SIE) de CYPRESS.
4 Diseño de la aplicación MÓDEM ADSL
Existen dos vínculos importantes en el diseño del MÓDEM ADSL, el diseño del software y el diseño del circuito híbrido digital/analógico que interactúa con el sistema local. Línea telefónica. Dos aspectos del diseño son claves para el rendimiento del MÓDEM ADSL. Dado que implica una gran cantidad de contenido, aquí solo puedo dar una breve introducción.
4.1 Diseño del software MODEM
Además de las potentes funciones que proporciona el dispositivo, un MODEM ADSL con buenas prestaciones también debe detectar el estado de funcionamiento del dispositivo y los registros internos correspondientes. Configuración del dispositivo, inicialización del dispositivo, programación del DSP, implementación, control y configuración del algoritmo, controlador de hardware, etc. Por lo tanto, la importancia del software es evidente. El diseño del software de este MÓDEM consta de dos partes: La primera parte es el controlador del MÓDEM bajo WINDOWS 95. Además de permitir a los usuarios enviar y recibir datos de forma tan transparente como si usaran un MÓDEM convencional. este programa Además de configurar los parámetros magnéticos de fase del MÓDEM, dado que este MÓDEM es un dispositivo experimental, necesita usar el controlador para comunicarse con el ADSP2183 dentro del MÓDEM a través de la interfaz USB. para ver/modificar los parámetros internos de los registros de cada chip ADSL y comprender el impacto de los cambios en el rendimiento del sistema. Además, es necesario actualizar el programa de control del chip USB; la otra parte es el programa de control del MÓDEM ADSL basado en el conjunto de instrucciones ADSP2183. Este software está programado en lenguaje C y tiene decenas de miles de líneas de programa. Incluyendo procesamiento de tramas e intercambio de cada capa de protocolo, inicialización y control de cada chip en el MÓDEM, comunicación con el host, medición de canales y módulos de programa de asignación de bits.
4.2 Diseño de circuito híbrido
En el diseño del MÓDEM ADSL, dado que el MÓDEM y los teléfonos analógicos ordinarios están ubicados en el mismo par de líneas, las dos funciones de comunicación coexisten. Por lo tanto, el diseño del circuito híbrido digital/analógico relacionado con la caja de la línea telefónica tiene un gran impacto en el rendimiento del equipo MODEM, como la tasa de flujo de datos ascendente/descendente y la capacidad antiinterferente de cada componente del circuito híbrido. Deben seleccionarse razonablemente los parámetros y la forma del circuito.
Un circuito híbrido puede entenderse simplemente como una red de 3 puertos. Se puede utilizar para separar señales de transmisión y recepción de una línea bidireccional para lograr una operación digital full-duplex en un solo par de líneas utilizadas para servicios de comunicación de señales analógicas. Por lo tanto, el diseño del circuito con separación de línea de 2/4 (conversión) es un punto clave, que se puede realizar mediante métodos activos o pasivos, y cada dispositivo en el circuito se puede seleccionar mediante cálculo y experimentación en un sistema de comunicación complejo, generalmente varios. Los servicios de comunicación existirán en la misma línea, compartiendo el espectro de línea de frecuencias de CC, corriente de anillo, audio y datos modulados. Por lo tanto, se debe utilizar tecnología de filtrado para proteger un determinado servicio. En el diseño del filtro, se debe considerar la correlación entre varias señales y las rutas de separación de señales, y se deben seleccionar los valores de los parámetros de los componentes resistivos y capacitivos.